|
無(wú)錫中微愛芯電子有限公司，江蘇 無(wú)錫214072。為了縮短MCU芯片開發(fā)周期，提出了一種基于MCU芯片F(xiàn)PGA原型驗(yàn)證平臺(tái)設(shè)計(jì)。該設(shè)計(jì)是將傳統(tǒng)FPGA原型驗(yàn)證過(guò)程中使用FPGA的RAM原型替換程序存儲(chǔ)單元，改為使用FPGA雙端口RAM替換。其中一個(gè)端口控制按照傳統(tǒng)的接入方法,另一端口控制信號(hào)接到專門的控制邏輯上，獨(dú)立控制，而且不影響原MCU芯片功能。該方法不僅節(jié)省多次FPGA綜合實(shí)現(xiàn)的時(shí)間,而且可以靈活實(shí)時(shí)監(jiān)測(cè)RAM，方便查錯(cuò)。同時(shí)該方法具有通用性，可移植到類似的SoC系統(tǒng)架構(gòu)FPGA原型驗(yàn)證系統(tǒng)中去。隨著對(duì)各種功能微控制單元(Microcontroller Unit，MCU)芯片的市場(chǎng)需求增加，怎么縮短MCU芯片開發(fā)周期成為搶占市場(chǎng)一個(gè)關(guān)鍵難點(diǎn)。MCU芯片驗(yàn)證在研發(fā)中所占的比例越來(lái)越重，占據(jù)了整個(gè)研發(fā)周期的70%以上，縮短驗(yàn)證周期就是直接有效的辦法[1-3]。通常進(jìn)行前仿真驗(yàn)證功能，后仿真驗(yàn)證時(shí)序性能，而仿真速度太慢，在遇到問(wèn)題改設(shè)計(jì)后，如果只選擇驗(yàn)證修改部分的功能，驗(yàn)證覆蓋率達(dá)不到會(huì)減小流片的成功率。用現(xiàn)場(chǎng)可編程邏輯門陣列(Programmable Gate Array，F(xiàn)PGA)驗(yàn)證功能可以比軟件仿真速度高出4～6個(gè)數(shù)量級(jí)[4]，填補(bǔ)了仿真環(huán)境與實(shí)際芯片的巨大差距。對(duì)于仿真時(shí)間限制不能遍歷的情況，FPGA原型驗(yàn)證都可以輕松完成。同時(shí)，F(xiàn)PGA可以給軟件設(shè)計(jì)人員提供硬件驗(yàn)證平臺(tái)，軟件和芯片同時(shí)開發(fā)可以加快產(chǎn)品的面市時(shí)間。綜上可見FPGA原型驗(yàn)證平臺(tái)[5-7]的構(gòu)建在整個(gè)開發(fā)過(guò)程的重要性。如何快速構(gòu)建FPGA原型驗(yàn)證平臺(tái)，使其能擔(dān)此重任，正是本設(shè)計(jì)的初衷。文章來(lái)源：《電子技術(shù)應(yīng)用》雜志9月刊
|
