首先你肯定不是做這一塊工作的，其次你的問題應(yīng)該百度，然后你看看什么叫芯片研發(fā)，再來提問題，研發(fā)芯片不是你想的制造芯片，況且你并不了解電子行業(yè)生態(tài)，如果自己開發(fā)構(gòu)架，最少你要說通IBM，微軟，蘋果等公司把他們的編譯器移植到上面。還有你所說的構(gòu)架就像咱們用的計量單位，你完全可以發(fā)明一種新的計量單位，但是你怎么推廣？要求全世界都接受你新發(fā)明的計量單位除非你的計量單位的優(yōu)勢大到無法替代。下面看看什么叫芯片的研發(fā)吧。

一款芯片的設(shè)計開發(fā)，首先是根據(jù)產(chǎn)品應(yīng)用的需求，設(shè)計應(yīng)用系統(tǒng)，來初步確定應(yīng)用對芯片功能和性能指標的要求，以及哪些功能可以集成，哪些功能只能外部實現(xiàn)，芯片工藝及工藝平臺的選擇，芯片管腳數(shù)量，封裝形式等等，達到整個應(yīng)用系統(tǒng)的成本低性能高，達到最優(yōu)的性價比。

　　之后，進入系統(tǒng)開發(fā)和原型驗證階段。根據(jù)芯片的框架結(jié)構(gòu)，采用分立元件設(shè)計電路板，數(shù)字系統(tǒng)一般用FPGA開發(fā)平臺進行原型開發(fā)和測試驗證(常見的FPGA有XILINX和ALTERA兩個品牌。

　　模擬芯片的設(shè)計，驗證手段主要是根據(jù)工藝廠提供的參數(shù)模型來仿真，最終能達到的性能指標只能通過真實的投片，進行驗證設(shè)計;而數(shù)字系統(tǒng)設(shè)計一般可通過計算機仿真和FPGA系統(tǒng)，進行充分的設(shè)計驗證，然后可以直接投片。因此數(shù)?；旌系男酒a(chǎn)品開發(fā)，一般需要模擬模塊先投片驗證，性能指標測試通過后，然后再進行整體投片。系統(tǒng)開發(fā)和原型驗證通過后，就進入芯片版圖設(shè)計實現(xiàn)階段，就是數(shù)字后端、與模擬版圖拼接。版圖設(shè)計過程中，要進行設(shè)計驗證，包括DRC、LVS、ANT、后仿真等等。芯片版圖通過各種仿真驗證后就可以生成GDS文件，發(fā)給代工廠(或者制版廠)，就是常說的tapeout了。

　　代工廠數(shù)據(jù)處理，拿到GDS數(shù)據(jù)后，需要再次進行DRC檢查，然后數(shù)據(jù)處理，版層運算，填充測試圖形等操作，之后發(fā)給制版廠開始制版。制版完成后，光刻版交給代工廠就可以進行圓片加工了。圓片加工完成后，送至中測廠進行中測，也叫晶圓測試(Chip Test，簡稱CP)。中測完成，圓片上打點標記失效的管芯，交給封裝廠。封裝廠進行圓片減薄、貼膜、劃片、粘片、打線、注塑、切金、烘干、鍍錫等等操作后，封裝完成。目前封裝技術(shù)比較成熟，常見封裝良率在99.5%以上，甚至99.9%以上。

　　芯片有些功能和性能在中測時無法檢驗的，需要進行成測(Final Test，簡稱FT)。成測完成的芯片，即可入產(chǎn)品庫，轉(zhuǎn)入市場銷售了。

　　芯片的研發(fā)過程，是一個多次循環(huán)迭代的過程。測試驗證過程中發(fā)現(xiàn)問題，就需要返回修改設(shè)計，然后再次測試驗證;后端版圖實現(xiàn)過程中，如果時序、功耗、面積、后仿真等通不過，也可能要返回原始設(shè)計進行修改;芯片投片出來后，測試性能指標和可靠性達不到設(shè)計要求，需要分析定位問題，修改設(shè)計，再次投片驗證，等等。芯片研發(fā)環(huán)節(jié)多，投入大，周期長。任何一個細節(jié)考慮不到或者出錯，都有可能導(dǎo)致投片失敗;技術(shù)研發(fā)充滿了不確定性，可能導(dǎo)致時間拖延及投片失敗。因此，一個成熟產(chǎn)品的研發(fā)，可能需要多次的投片驗證，導(dǎo)致周期很長?，F(xiàn)在芯片設(shè)計的規(guī)模比較大，系統(tǒng)復(fù)雜，為了減小投片風(fēng)險，系統(tǒng)設(shè)計和測試驗證的工作十分重要，一方面依靠強大的EDA工具，另一方面依靠經(jīng)驗和人員時間投入。