|
EDA設(shè)計(jì)工具的迭代更新，大體上都會(huì)隨著客戶的需求而不斷演進(jìn)。Cadence Z1、X1到Z2、X2的升級(jí)更新，也不過(guò)五六年的時(shí)間。這與其它幾家大的EDA廠商的產(chǎn)品迭代速度是差不多的。 當(dāng)今客戶需求是什么？未來(lái)將走向何方？ EDA工具的升級(jí)給芯片設(shè)計(jì)帶來(lái)的變化？ 2021-2025系統(tǒng)和芯片設(shè)計(jì)趨勢(shì) Cadence是做EDA軟件起家的，專注的核心競(jìng)爭(zhēng)力是計(jì)算型軟件。過(guò)去的三年，他們開發(fā)了近20個(gè)新的產(chǎn)品?？v觀這三年的研發(fā)成果可見(jiàn)，Cadence現(xiàn)在整體的戰(zhàn)略側(cè)重在在智能系統(tǒng)設(shè)計(jì)上。Cadence認(rèn)為，系統(tǒng)的需求可能會(huì)推動(dòng)整個(gè)產(chǎn)業(yè)的進(jìn)步。芯片設(shè)計(jì)產(chǎn)業(yè)處于半導(dǎo)體行業(yè)的最上游，無(wú)論是全球還是國(guó)內(nèi)，都是增速最快的領(lǐng)域。AIoT時(shí)代，世間萬(wàn)物逐步走向在線上化、數(shù)字化、智能化，芯片市場(chǎng)需求決定了整個(gè)芯片設(shè)計(jì)產(chǎn)業(yè)的趨勢(shì)和走向。
軟件是芯片成功的關(guān)鍵；Shift Left是當(dāng)今主流設(shè)計(jì)流程 清華大學(xué)魏少軍教授曾表示，隨著AI應(yīng)用的不斷升級(jí)，深度學(xué)習(xí)的算法以及相應(yīng)的硬件架構(gòu)越來(lái)越多，下一代芯片的重要方向是算法和硬件的協(xié)同設(shè)計(jì)，即通過(guò)算法和硬件設(shè)計(jì)的融合，獲得更小的延時(shí)、更高的能效和算力。當(dāng)前，所有IC設(shè)計(jì)的挑戰(zhàn)，基本都來(lái)自于軟件。 事實(shí)上，軟件正在主導(dǎo)芯片開發(fā)的成本、流程，甚至研發(fā)周期，它已經(jīng)成為是否能成功做出一顆好芯片的關(guān)鍵所在。在傳統(tǒng)的芯片設(shè)計(jì)流程中，對(duì)軟件的測(cè)試仿真都是放到整個(gè)項(xiàng)目開發(fā)的后期完成的。不斷驗(yàn)證和仿真一直是芯片研發(fā)過(guò)程中的噩夢(mèng)，能成功流片更是需要經(jīng)歷千百次的鍛打考驗(yàn)才能通關(guān)。無(wú)論是時(shí)間成本，還是經(jīng)費(fèi)成本，都嚴(yán)重不符合AIoT時(shí)代快速響應(yīng)市場(chǎng)的需求。
Cadence亞太區(qū)系統(tǒng)解決方案資深總監(jiān)張永專分享說(shuō)：“我們希望將整個(gè)軟件的測(cè)試仿真移到設(shè)計(jì)流程前面來(lái)。也就是把軟件和硬件的協(xié)同運(yùn)作及仿真放到芯片流片之前完成，越早通過(guò)完整的系統(tǒng)級(jí)驗(yàn)證和仿真，越能保證流片的成功，未來(lái)的芯片也才會(huì)更符合產(chǎn)品的需求，包括能耗、功效、能效等?！?strong>Shift Left，這也是當(dāng)前主流的設(shè)計(jì)流程。 張永專進(jìn)一步介紹說(shuō)，Shift left的實(shí)現(xiàn)有兩個(gè)思路，一是硬件加速仿真；二是原型驗(yàn)證。通過(guò)硬件的方式加速仿真有最重要的三點(diǎn)要素：首先，它的專注點(diǎn)是Debug里的硬件，即芯片或系統(tǒng)。因?yàn)樾酒锏腞TL Code迭代速度非?？?，如果能快速對(duì)設(shè)計(jì)進(jìn)行編譯，就能越快的知道Debug的效用。其次，Design Size不再只專注于IP。因?yàn)樵O(shè)計(jì)公司往往會(huì)應(yīng)用很多的IP，他們的主要工作已經(jīng)轉(zhuǎn)成做IP的集成，然后最終做系統(tǒng)的驗(yàn)證。最后，Design Size變大了，驗(yàn)證方法必需要能夠容納這么大的芯片，且快速Debug，快速預(yù)測(cè)編譯的結(jié)果。 而原型驗(yàn)證，它的關(guān)注點(diǎn)則完全不一樣。事實(shí)上，這是項(xiàng)目在不同的時(shí)間節(jié)點(diǎn)，選用的不同工具。在前期，也就是RTL Code Verification階段，包括Power分析、功效的分析、Compile、Debug，都會(huì)集中在仿真加速這個(gè)階段。當(dāng)設(shè)計(jì)趨于成熟，完成80%、90%的時(shí)候，軟件團(tuán)隊(duì)開始介入，Design就會(huì)遷移到原型驗(yàn)證平臺(tái)。直到芯片Tape Out之前，軟件工程師都會(huì)在軟件上進(jìn)行系統(tǒng)驗(yàn)證，即System Signoff。也就是說(shuō)，在芯片還沒(méi)流片之前，軟件工程師已經(jīng)全部都把系統(tǒng)歸納起來(lái)，這樣，之后的流片，成功率就會(huì)大大提升。 隨著5G商用進(jìn)程的推進(jìn)，萬(wàn)物互聯(lián)的垂直應(yīng)用需求的擴(kuò)張，對(duì)各類芯片的需求也呈爆炸式增長(zhǎng)。差異化的需求越來(lái)越明顯，尤其系統(tǒng)的需求各不相同。軟件搭配系統(tǒng)需求，會(huì)驅(qū)動(dòng)整個(gè)行業(yè)的趨勢(shì)。如何有效快速的方便工程師設(shè)計(jì)出芯片模型，并快速推向市場(chǎng)尤為重要。張永專表示，這也是為什么Cadence會(huì)推出Palladium Z2和Protium X2兩個(gè)產(chǎn)品的原因。 在正確的時(shí)間、正確的使用場(chǎng)景和工作中，采用正確的工具！ 基于Cadence原有的Pallaidum Z1和Protium X1產(chǎn)品，Palladium Z2和Protium X2是Cadence把脈市場(chǎng)與時(shí)俱進(jìn)推出的新一代系統(tǒng)。據(jù)了解，Palladium Z2硬件仿真加速平臺(tái)基于全新的自定制硬件仿真處理器，可以提供業(yè)界最快的編譯速度，結(jié)果所見(jiàn)即所得，以及最全面的硅前硬件糾錯(cuò)功能；Protium X2原型驗(yàn)證系統(tǒng)基于最新的Xilinx UltraScale+ VU19P FPGA，為10億門級(jí)別的芯片設(shè)計(jì)提供硅前軟件驗(yàn)證的最高運(yùn)行速度和最短的初始啟動(dòng)時(shí)間，其中在Palladium Z2 系統(tǒng)10小時(shí)內(nèi)即可完成，Protium X2系統(tǒng)也僅需不到24小時(shí)就可以完成。 Cadence形象的將兩套系統(tǒng)稱為動(dòng)力雙劍?；跓o(wú)縫集成的流程、統(tǒng)一的糾錯(cuò)、通用的虛擬和物理接口以及跨系統(tǒng)的測(cè)試平臺(tái)內(nèi)容，該動(dòng)力雙劍組合可以實(shí)現(xiàn)從硬件仿真到原型驗(yàn)證的快速設(shè)計(jì)遷移和測(cè)試。據(jù)介紹，這兩套系統(tǒng)組合被用于應(yīng)對(duì)移動(dòng)、消費(fèi)電子和超大規(guī)模計(jì)算領(lǐng)域最先進(jìn)應(yīng)用設(shè)計(jì)所面臨的挑戰(zhàn)。不過(guò)，張永專表示，不同的應(yīng)用場(chǎng)景，對(duì)仿真驗(yàn)證的需求也不盡相同。根據(jù)實(shí)際應(yīng)用場(chǎng)景來(lái)靈活調(diào)整硬件加速和原型驗(yàn)證的比例，才會(huì)得到最佳的效率提升。 比如對(duì)AI芯片來(lái)講，它的硬件相對(duì)簡(jiǎn)單，設(shè)計(jì)的挑戰(zhàn)在于必須結(jié)合非常多的算法，不斷地迭代。這種情況下，關(guān)注點(diǎn)將主要是軟件，側(cè)重點(diǎn)是AI的算力模型。在初期開發(fā)Debug時(shí)，可能50%的時(shí)間會(huì)需要硬件仿真加速，50%的時(shí)間會(huì)需要原型驗(yàn)證。到Data Center則又有所不同。它更關(guān)注芯片的效率，每根走線的能耗、功耗尤為重要，這也就決定了Data Center的仿真驗(yàn)證流程中，80%的時(shí)間是在做硬件加速，20%的時(shí)間是整套操作系統(tǒng)的原型驗(yàn)證。 張永專特別強(qiáng)調(diào)說(shuō)，Protium X2是目前整個(gè)業(yè)界中最快能夠從仿真平臺(tái)無(wú)縫接軌到原型驗(yàn)證平臺(tái)的系統(tǒng)。因?yàn)樗麄冇泄餐木幾g器（Compiler），有統(tǒng)一的前端平臺(tái)，且共用了所有的接口，不管是物理接口，還是虛擬接口，亦或是像PCI、USB、Ethernet這樣的外部周邊接口，都能很快的實(shí)現(xiàn)從左邊的仿真加速，無(wú)縫遷移到右邊的原型驗(yàn)證。能做到這一點(diǎn)，無(wú)疑在整個(gè)業(yè)界，都是一項(xiàng)重要的創(chuàng)新開發(fā)。 Cadence的前瞻發(fā)展戰(zhàn)略 Cadence最近收購(gòu)了一家做流體動(dòng)力學(xué)的公司，整個(gè)公司正在走向一個(gè)非常多元化創(chuàng)新的發(fā)展。張永專分享說(shuō)：“Cadence認(rèn)為，系統(tǒng)的需求可能會(huì)推動(dòng)整個(gè)產(chǎn)業(yè)的進(jìn)步。我們現(xiàn)在整體的戰(zhàn)略側(cè)重在智能系統(tǒng)設(shè)計(jì)上。以計(jì)算型軟件為核心出發(fā)，結(jié)合產(chǎn)業(yè)需求，Cadence將不只為系統(tǒng)加入所有的新工具，也不僅僅是芯片本身，還包括封裝等，Cadence的工具都能為系統(tǒng)復(fù)雜狀況提供相應(yīng)的解決方案?！?/span> 據(jù)介紹，Cadence在AI智能工具的驗(yàn)證部分，已經(jīng)引入了機(jī)器學(xué)習(xí)，從而可加速驗(yàn)證的驗(yàn)收。同時(shí)，Cadence還開放了人工智能的Database，客戶不必再花時(shí)間和精力去開發(fā)一個(gè)有訓(xùn)練能力的龐大的資料庫(kù)，可與Cadence共享人工智能及機(jī)器學(xué)習(xí)帶來(lái)的好處。在數(shù)字驗(yàn)證部分，Cadence的戰(zhàn)略思維是Verification的速度，看到左邊每一個(gè)工藝節(jié)點(diǎn)它所最主要發(fā)揮的預(yù)估，從而提供最大化的驗(yàn)證效率。 Cadence擁有最完整的IP與SoC驗(yàn)證、硬件與軟件回歸測(cè)試及早期軟件開發(fā)的全系列解決方案。其產(chǎn)品策略有最主要的四個(gè)關(guān)鍵引擎：第一個(gè)是形式驗(yàn)證的引擎，即JasperGold；第二個(gè)是Xcelium? 邏輯仿真的平臺(tái)；第三個(gè)是Protium；第四個(gè)是Palladium。當(dāng)通過(guò)這四個(gè)引擎進(jìn)行設(shè)計(jì)驗(yàn)證時(shí)，所有相關(guān)的大數(shù)據(jù)都將會(huì)收集到驗(yàn)證管理系統(tǒng)vManager，讓整個(gè)項(xiàng)目的工程師團(tuán)隊(duì)都能夠及時(shí)知道驗(yàn)證的進(jìn)度，以及驗(yàn)證的缺陷點(diǎn)和人力的缺口。同時(shí)，還可以通過(guò)機(jī)器學(xué)習(xí)，在海量的大數(shù)據(jù)中及時(shí)定位錯(cuò)誤，Debug設(shè)計(jì)的問(wèn)題，提供解決方案，從而加速整個(gè)項(xiàng)目盡快完成驗(yàn)收。這是Cadence未來(lái)幾年的發(fā)展方向，這樣的策略會(huì)應(yīng)用在各式各樣垂直的產(chǎn)業(yè)，如手機(jī)、汽車電子、數(shù)據(jù)中心等。 張永專表示，硬件加速器真正運(yùn)作的瓶頸其實(shí)不在于硬件本身，關(guān)鍵還是在于接口，以及相關(guān)的硬件性能要求，如低功耗，其更新速度的快慢不受限于摩爾定律。敏銳感知市場(chǎng)需求變化尤為重要！ |
|
|
來(lái)自： 畢杰lb7q1kq7pr > 《待分類》
