摘要 為適應組合導航計算機系統(tǒng)的微型化、高性能度的要求，拓寬導航計算機的應用領域，文中設計了一種基于PC104和可編程邏輯陣列器件協(xié)同合作的導航計算機系統(tǒng)。系統(tǒng)主要包括數據采集模塊和數據解算模塊兩部分，給出了PC104與FPGA的片內接收模塊進行通信的設計方案。為提高FPGA與工控機之間的數據傳輸速度，設計了通過共享雙端口RAM的方式，實現(xiàn)了工控機與FPGA之間的高速數據交換。從硬件結構和軟件設計方面說明了系統(tǒng)各模塊的功能以及模塊間的通信。
關鍵詞 組合導航；PC104；FPGA；雙口RAM

捷聯(lián)慣性組合導航系統(tǒng)是一種完全自主的定位導航系統(tǒng)，它可以連續(xù)實時地提供位置、速度和姿態(tài)信息，短時精度較高，但誤差隨時間增長而不斷積累。GPS導航系統(tǒng)能夠全天候提供信息，且誤差不隨時間積累。因此，將它們組合起來，利用卡爾曼濾波技術進行融合，可以發(fā)揮各自優(yōu)勢，提高導航精度。由于捷聯(lián)系統(tǒng)沒有穩(wěn)定的物理平臺，慣性器件測量的數值不能直接進行導航計算，必須先經過大量、實時、精確的數學運算建立起數學平臺，才能得到導航參數，在計算上較復雜，對計算機的性能要求高。為減小體積、重量和增加可靠性。文中提出利用PC104嵌入式工控機和FPGA設計一種雙CPU結構的捷聯(lián)慣性組合導航系統(tǒng)。系統(tǒng)中PC／104總線結構的嵌入式工控機來承擔姿態(tài)解算任務，采用FPGA控制組合系統(tǒng)的采集模塊，并利用其內部資源，設計了雙口RAM模塊、串口接口模塊等。雙CPU系統(tǒng)使PC104可以專注于解算，保證了系統(tǒng)的實時性。

1 捷聯(lián)慣性組合導航系統(tǒng)總體方案
捷聯(lián)慣導系統(tǒng)是將加速度計和陀螺儀沿載體坐標系安裝，在進行導航參數計算時，需要是導航坐標系中的量。因此應先將慣性器件測得的比力和角加速度誤差補償后送入計算機進行實時計算，可以得到將比力從載體坐標系轉換到導航坐標系的姿態(tài)矩陣。通過姿態(tài)矩陣可以確定載體的姿態(tài)信息。姿態(tài)矩陣常用的即時修正方法有歐拉角法、方向余弦法和四元數法，設計采用四元數法。為進行導航解算，選取地理坐標系為導航坐標系，三軸分別指向東向、北向和天向。

根據捷聯(lián)慣性組合導航系統(tǒng)的特點，提出采用PC104總線嵌入式工控機的捷聯(lián)慣性組合導航系統(tǒng)的硬件設計方案，系統(tǒng)包括數據采集和數據解算模塊。數據采集模塊由FPGA負責控制A／D轉換將陀螺儀和加速度計輸出的模擬信號轉換為數字信號。在FPGA內部開辟一塊存儲單元，F(xiàn)PGA讀取A／D的轉換結果存放在內嵌的雙口RAM中。FPGA通過雙口RAM與PC104進行實時通信，F(xiàn)PGA把采集的數據進行處理后送入雙口RAM中，然后發(fā)中斷信號給PC104，通知其已經有數據可以處理。PC104收到中斷信號后，將雙口RAM中的數據取走進行處理和解算。FPGA和PC104同時工作，提高了系統(tǒng)的運行速度。系統(tǒng)要求數據采樣頻率為1kHz，數據解算頻率為100Hz，外加時鐘頻率為40MHz。

2 系統(tǒng)硬件設計
數據采集部分采用Altera公司的EP2C35F672，它是CycloneⅡ系列產品之一，一個LAB中有16個LE，增加了乘法器模塊，增強了DSP處理能力。由33 216個LE組成，片上有105個M4K RAM塊，片內有35個18 x 18個硬件乘法器，片上有4個PLL，可以實現(xiàn)多個時鐘域。PC104總線結構嵌入式工控機具有功耗低、單5 V供電、工作溫度范圍寬、可靠性高、抗震性好、結構小巧緊湊、浮點運算能力強、運算速度快等顯著特點。最適合在嵌入式控制系統(tǒng)中應用。因此它是開發(fā)導航計算機的理想方案。
2．1 數據采集模塊
數據采集部分由慣性測量元件、GPS接收機、信號調理部分、A／D轉換電路和FPGA控制器等構成。在這部分中，F(xiàn)PGA主要完成同步產生A／D轉換的時序，數字濾波和存儲經A／D轉換后的陀螺和加表的數據。慣性測量元件主要包括3個加速度計和3個陀螺儀，正交安裝于坐標系的X軸、Y軸和Z軸，用于提供載體在載體坐標系上的比力和角速度，采用模擬信號輸出，加速度計采用差分輸出。由于慣性器件安裝在一個密閉的容器中，受溫度影響也比較大，必須采集溫度信號對慣性器件進行補償。A／D轉換電路采用TI公司的A／D芯片ADS1258，ADS1258是一個靈活的、24位低噪聲最優(yōu)化的、快速的、多通道的、高分辨率的模擬／數字轉換芯片。24位的精度是0．000 000 06，其理論值較16位A／D有較大的提高。根據芯片資料，ADS1258中的轉換器可以提供最大23．7ksample／s的通道掃描速度，可以在700μs的時間里完成一個完整的16通道掃描。模擬電壓輸入范圍為±2．5V。
數據采集部分的功能之一是將加速度計和陀螺儀輸出的模擬信號轉換為數字信號，并將這一數字信號送入導航計算機。為提高系統(tǒng)的精度，在A／D轉換前要先將加速度計和陀螺儀輸出的信號進行放大，通過減法電路和低通濾波電路進行調理，然后再通過FPGA控制AD1258進行轉換。讀取轉換數據，利用FPGA內部邏輯設計FIR數字濾波器，將處理后的數據送入FPGA內部的雙口RAM，向主CPU發(fā)出數據準備好中斷。這些由FPGA控制，保證了PC104實時處理和接收到的數據。用FPGA這種純硬件結構實現(xiàn)的數據采集系統(tǒng)比用MCU等器件用軟件控制的數據采集系統(tǒng)速度快，且容易修改。

采集模塊的另一個功能是進行GPS數據采集。GPS輸出經度、緯度和速度等信息。設計采用Jupitre21 GPS OEM模塊，體積小、重量輕、功耗低，首次定位和重新捕獲時間短，具有強大的抗干擾、抗遮擋能力。OEM板的輸入、輸出格式均按RS232串口通信協(xié)議，設定為8個數據位，1個起始位，1個停止位，無奇偶校驗。GPS接收機數據輸出通過RS-232串行口，它信號輸出的頻率比較低，大約每秒更新一次，接收的數據要完成解碼才能用于組合系統(tǒng)的修正。本系統(tǒng)用FPGA實現(xiàn)RS232接口，用于接收GPS的數據。