文章目錄
1.MIPI來源
MIPI是2003年由ARM，TI等公司成立的聯(lián)盟，目的是把手機(jī)內(nèi)部的各種接口(攝像頭CSI，顯示屏DSI，射頻/基帶接口DigRF等)標(biāo)準(zhǔn)化，從而減少手機(jī)設(shè)計的復(fù)雜程度以及增加設(shè)計的靈活性，目前比較成熟的接口應(yīng)用有DSI(顯示接口)，和CSI(攝像頭接口)，都具有比較復(fù)雜的協(xié)議結(jié)構(gòu)，下圖表示某一個SOC可以作為一個CSI的接收器，同時也可以作為一個DSI的輸出器，其物理層使用到了D-PHY,目前新的物理層C-PHY也逐漸被采用,我們常說的Camera I2C接口在MIPI中有專門的一個CCI(Camera Control Interface)來對應(yīng)
2.MIPI聯(lián)盟的顯示規(guī)范標(biāo)準(zhǔn)
- DCS（Display Command Set）
用于顯示模塊命令模式下的標(biāo)準(zhǔn)化命令集； - DBI, DPI (Display Bus Interface, Display Pixel Interface)
DBI：與具有顯示控制器和幀緩沖器的顯示模塊的并行接口。
DPI：與顯示模塊的并行接口，不帶顯示控制器或幀緩沖器。 - DSI, CSI (Display Serial Interface, Camera Serial Interface)
DSI：主機(jī)處理器與顯示模塊之間的高速串行接口；
CSI：主機(jī)處理器與攝像頭模塊之間的高速串行接口； - D-PHY
為DSI和CSI提供物理層通路定義；
2.1 DSI/CSI分層
CSI和DSI的分層的差不多的
- DCS spec: 處理原始圖像數(shù)據(jù)的各種算法模塊
- DSI/CSI spec:進(jìn)行數(shù)據(jù)分割與重組,再根據(jù)數(shù)據(jù)類型產(chǎn)生包頭,根據(jù)數(shù)據(jù)內(nèi)容產(chǎn)生構(gòu)成包尾的校驗序列，之后將包頭、數(shù)據(jù)本身、包尾組合起來,合理分配數(shù)據(jù)給每一個通道,之后數(shù)據(jù)經(jīng)過數(shù)模轉(zhuǎn)換進(jìn)入物理層(D-PHY)傳輸,接收端在接收到物理層的數(shù)據(jù)之后,按照之前的逆序解包出原始的數(shù)據(jù)
- D-PHY spec:生成最后的MIPI波形
3.MIPI D-PHY
3.1 D-PHY配置
D-PHY需要一條時鐘通道和一條或者多條數(shù)據(jù)通道，所有數(shù)據(jù)通道需要支持高速數(shù)據(jù)傳輸和正向的Escape模式，數(shù)據(jù)通道分為數(shù)據(jù)通道的兩種類型為雙向和單向，其中雙向為半雙向
注：雙向數(shù)據(jù)通道應(yīng)包含以下功能： （1） HS模式下數(shù)據(jù)的反向傳輸；（2）LP模式下反向的Escape模式；
配置可選項：
1.一條或多條數(shù)據(jù)通道；
2.每個通道上雙向或單向的數(shù)據(jù)通道；
3.每個通道支持的反向通信種類；
4.每個通道的每個方向上Escape模式的功能；
5.數(shù)據(jù)編碼方式； raw或者8b9b編碼；
3.2 D-PHY的工作模式
MIPI D-PHY的時鐘工作方式類似于DDR的時鐘工作方式，一個clock周期內(nèi)，上升沿和下降沿都采集數(shù)據(jù),有High speed （HS）和low power(LP)兩種工作方式，HS支持的最大數(shù)據(jù)傳輸速率為80Mbps-4.5Gbps,LP模式最大速率到達(dá)10Mbps,這兩種工作模式會混合在一起工作，有高數(shù)據(jù)量數(shù)據(jù)傳輸時會從LP模式轉(zhuǎn)換為HS模式,當(dāng)數(shù)據(jù)傳輸完畢會從HS模式轉(zhuǎn)換到LP模式，減少功耗，一般使用1對clock lane搭配4對data lane，這里需要10個pin腳
-
HS高速傳輸模式:用于傳輸突發(fā)數(shù)據(jù),同步傳輸,信號為差分信號,電平范圍為100mV-300mV,傳輸速度范圍為80M-1Gbps,在該模式下傳輸時,當(dāng)差分線上正端收到300mV信號,負(fù)端收到100mV信號時,此時接收端識別為1,反之為0 -
LP低功耗模式:用于傳輸控制指令,異步傳輸,信號為單端信號,電平范圍為0-1.2V,沒有用時鐘線,時鐘是通過兩個數(shù)據(jù)線異或而來的速度小于等于10Mbps,在該模式下傳輸時,當(dāng)正端接收到1.2V,負(fù)端接收到0V時接收端識別為1,反之識別為0
在HS模式下data與clock lane單端接50ohms電阻，在LP模式下為高阻態(tài)，當(dāng)沒有數(shù)據(jù)時D+,D-都工作在LP的高電平狀態(tài)，為單端信號，當(dāng)需要高數(shù)據(jù)傳輸時，會經(jīng)過一定的時序進(jìn)行的HS模式，HS模式D+,D-是一對差分信號
具體到每一個lane上的實現(xiàn)為，左邊為master端，需要HS-TX,LP-TX,這兩個模組連接到同一條數(shù)據(jù)線上對應(yīng)到slave端的HS-RX和LP-RX,slave端需要一個端接電阻，以及LP-CD,用來檢查LP的狀態(tài)，
4.D-PHY兩種模式的實現(xiàn)示意圖
4.1 HS模式
下圖中左側(cè)為發(fā)送數(shù)據(jù)端，也就是master端，有兩個類似于推挽的結(jié)構(gòu)，右側(cè)為差分信號接收端，由兩個端接電阻與端接使能信號組成，工作模式為：以差分的D+信號為例，當(dāng)K2和K4打開之后，電壓經(jīng)過線連接到了端接電阻，當(dāng)端接使能打開之后，上下兩個端接電阻形成回路，這就形成了差分信號正的變化，當(dāng)K2,K4關(guān)閉之后，形成差分信號負(fù)的變化，D-由K1和K3控制，是一個相反過程
4.2 LP模式
與HS模式不同，RX這端不需要端接，是無窮大的，只需要控制TX這端做出相應(yīng)的變化即可，當(dāng)需要輸出LP的high,即輸出1.2V,只需要控制上面的開關(guān)打開，則D+為1.2V，當(dāng)需要控制輸出低電平時，則需要將下面的開關(guān)打開，從而實現(xiàn)端點電壓為低的目的，從而實現(xiàn)電壓的高低變化，由于在LP模式下D+和D-為單端信號，所以D+和D-單獨控制即可
5.D-PHY三種工作模式的數(shù)據(jù)傳遞示意圖
5.1 時鐘連續(xù)模式
時鐘連續(xù)模式也叫做HS-TX或者burst（突發(fā)）模式，從圖中可以看出，時鐘一直存在，處于差分狀態(tài)，當(dāng)沒有數(shù)據(jù)傳輸時，data lane處于lp11模式，D+,D-都處于高電平狀態(tài)，當(dāng)有數(shù)據(jù)傳輸時，通過一定的時序進(jìn)入HS模式，從LP01進(jìn)入到LP00狀態(tài)，然后經(jīng)過THS-ZERO狀態(tài)，當(dāng)經(jīng)過數(shù)據(jù)傳輸完畢之后，同樣按照一定的時序退出
進(jìn)入退出命令為：進(jìn)入： LP-11， LP-01， LP-00， SoT（00011101）；退出： EoT， LP11
5.2 時鐘普通模式（非連續(xù)時鐘模式）
在時鐘的nomal模式下，沒有數(shù)據(jù)時，clock lane也處于高組態(tài)，使得clock lane也進(jìn)入低功耗模式，clock lane要早于data lane進(jìn)入HS模式，當(dāng)數(shù)據(jù)傳輸完畢之后，clock lane晚于data lane 進(jìn)入LP模式，所以此時clock lane不是連續(xù)的
5.3 Escape mode
在LP模式下也可以傳遞數(shù)據(jù)，這個工作狀態(tài)叫做Escape mode，進(jìn)入時序為在LP模式下按照下面紅框的時序進(jìn)入escape mode,再進(jìn)行相應(yīng)的數(shù)據(jù)傳遞，他的時鐘是通過D+和D-經(jīng)過異或得到的，主要用于低速信號的傳遞，比如芯片的初始化工作
進(jìn)入： LP-11， LP-10， LP-00， LP-01， LP-00；退出： LP10， LP11
6.MiPi多通道分配及合并
對于D-PHY來說，一個clock data最多可以支持4對data lane,下面為不同lane時數(shù)據(jù)在D-PHY上的傳輸，發(fā)送端通過串行轉(zhuǎn)并行將數(shù)據(jù)傳輸?shù)浇邮斩耍邮斩送ㄟ^逆序?qū)?shù)據(jù)解析
|
