|
以通孔插裝型封裝為主；典型的封裝形式包括最初的金屬園形(TO型)封裝，以及后來(lái)的陶瓷雙列直插封裝(CDIP)、陶瓷-玻璃雙列直插封裝(Cer DIP)和塑料雙列直插封裝(PDIP)等；其中的PDIP,由于其性能優(yōu)良、成本低廉，同時(shí)又適于大批量生產(chǎn)而成為這一階段的主流產(chǎn)品。 從通孔插裝型封裝向表面貼裝型封裝的轉(zhuǎn)變，從平面兩邊引線型封裝向平面四邊引線型封裝發(fā)展。表面貼裝技術(shù)被稱(chēng)為電子封裝領(lǐng)域的一場(chǎng)革命，得到迅猛發(fā)展。與之相適應(yīng)，一些適應(yīng)表面貼裝技術(shù)的封裝形式，如塑料有引線片式裁體（PLCC）、塑料四邊引線扁平封裝（PQFP）、塑料小外形封裝（PSOP）以及無(wú)引線四邊扁平封裝（PQFN）等封裝形式應(yīng)運(yùn)而生，迅速發(fā)展。其中的PQFP，由于密度高、引線節(jié)距小、成本低并適于表面安裝，成為這一時(shí)期的主導(dǎo)產(chǎn)品。 半導(dǎo)體發(fā)展進(jìn)入超大規(guī)模半導(dǎo)體時(shí)代，特征尺寸達(dá)到0.18-0.25μm，要求半導(dǎo)體封裝向更高密度和更高速度方向發(fā)展。因此，半導(dǎo)體封裝的引線方式從平面四邊引線型向平面球柵陣列型封裝發(fā)展，引線技術(shù)從金屬引線向微型焊球方向發(fā)展。 在此背景下，焊球陣列封裝（BGA）獲得迅猛發(fā)展，并成為主流產(chǎn)品。BGA按封裝基板不同可分為塑料焊球陣列封裝（PBGA），陶瓷焊球陣列封裝（CBGA），載帶焊球陣列封裝（TBGA），帶散熱器焊球陣列封裝(EBGA)，以及倒裝芯片焊球陣列封裝（FC-BGA）等。 為適應(yīng)手機(jī)、筆記本電腦等便攜式電子產(chǎn)品小、輕、薄、低成本等需求，在BGA的基礎(chǔ)上又發(fā)展了芯片級(jí)封裝（CSP）;CSP又包括引線框架型CSP、柔性插入板CSP、剛性插入板CSP、園片級(jí)CSP等各種形式，目前處于快速發(fā)展階段。同時(shí)，多芯片組件（MCM）和系統(tǒng)封裝（SiP）也在蓬勃發(fā)展，這可能孕育著電子封裝的下一場(chǎng)革命性變革。MCM按照基板材料的不同分為多層陶瓷基板MCM（MCM-C）、多層薄膜基板MCM（MCM-D）、多層印制板MCM（MCM-L）和厚薄膜混合基板MCM（MCM-C/D）等多種形式。SIP是為整機(jī)系統(tǒng)小型化的需要，提高半導(dǎo)體功能和密度而發(fā)展起來(lái)的。SIP使用成熟的組裝和互連技術(shù)，把各種集成電路如CMOS電路、Ga As電路、Si Ge電路或者光電子器件、MEMS器件以及各類(lèi)無(wú)源元件如電阻、電容、電感等集成到一個(gè)封裝體內(nèi)，實(shí)現(xiàn)整機(jī)系統(tǒng)的功能。目前，半導(dǎo)體封裝處于第三階段的成熟期與快速增長(zhǎng)期，以BGA/CSP等主要封裝形式開(kāi)始進(jìn)入規(guī)?；a(chǎn)階段。同時(shí)，以SiP和MCM為主要發(fā)展方向的第四次技術(shù)變革處于孕育階段。 半導(dǎo)體元件的封接或封裝方式分為氣密性封裝和樹(shù)脂封裝兩大類(lèi)，氣密性封裝又可分為金屬封裝、陶瓷封裝和玻璃封裝。封接和封裝的目的是與外部溫度、濕度、氣氛等環(huán)境隔絕，除了起保護(hù)和電氣絕緣作用外，同時(shí)還起向外散熱及應(yīng)力緩和作用。一般來(lái)說(shuō)，氣密性封裝可靠性高，但價(jià)格也高。目前由于封裝技術(shù)及材料的改進(jìn)，樹(shù)脂封裝已占絕對(duì)優(yōu)勢(shì)，但在有些特殊領(lǐng)域（軍工、航空、航天、航海等），氣密性封裝是必不可少的。按封裝材料可劃分為：金屬封裝、陶瓷封裝（C）、塑料封裝（P）。采用前兩種封裝的半導(dǎo)體產(chǎn)品主要用于航天、航空及軍事領(lǐng)域，而塑料封裝的半導(dǎo)體產(chǎn)品在民用領(lǐng)域得到了廣泛的應(yīng)用。目前樹(shù)脂封裝已占世界集成電路封裝市場(chǎng)的98%，97%以上的半導(dǎo)體器件的封裝都采用樹(shù)脂封裝，在消費(fèi)類(lèi)電路和器件領(lǐng)域基本上是樹(shù)脂封裝一統(tǒng)天下，而90%以上的塑封料是環(huán)氧樹(shù)脂塑封料和環(huán)氧液體灌封料。在一級(jí)封裝中,有個(gè)很重要的步驟就是將芯片和封裝體（進(jìn)行電學(xué)互連的過(guò)程，通常稱(chēng)為芯片互連技術(shù)或者芯片組裝。為了凸顯其重要性，有些教科書(shū)也將其列為零級(jí)封裝。也就是將芯片上的焊盤(pán)或凸點(diǎn)與封裝體通常是引線框架用金屬連接起來(lái)）。在微電子封裝中,半導(dǎo)體器件的失效約有一半是由于芯片互連引起的,其中包括芯片互連處的引線的短路和開(kāi)路等，所以芯片互連對(duì)器件的可靠性非常重要。 常見(jiàn)的芯片電學(xué)互連有三種方式,分別是引線鍵合，載帶自動(dòng)焊和倒裝焊。 引線鍵合（WB）是將芯片焊盤(pán)和對(duì)應(yīng)的封裝體上焊盤(pán)用細(xì)金屬絲一一連接起來(lái),每次連接一根,是最簡(jiǎn)單的一種芯片電學(xué)互連技術(shù),按照電氣連接方式來(lái)看屬于有線鍵合。載帶自動(dòng)焊（TAB）是一種將IC安裝和互連到柔性金屬化聚合物載帶上的IC組裝技術(shù)。載帶內(nèi)引線鍵合到IC上,外引線鍵合到常規(guī)封裝或者PCB上,整個(gè)過(guò)程均自動(dòng)完成,因此,效率比要高。按照電氣連接方式來(lái)看屬于無(wú)線鍵合方法。倒裝焊（FC）是指集成電路芯片的有源面朝下與載體或基板進(jìn)行連接。芯片和基板之間的互連通過(guò)芯片上的凸點(diǎn)結(jié)構(gòu)和基板上的鍵合材料來(lái)實(shí)現(xiàn)。這樣可以同時(shí)實(shí)現(xiàn)機(jī)械互連和電學(xué)互連。同時(shí)為了提高互連的可靠性,在芯片和基板之間加上底部填料。對(duì)于高密度的芯片,倒裝焊不論在成本還是性能上都有很強(qiáng)的優(yōu)勢(shì),是芯片電學(xué)互連的發(fā)展趨勢(shì)。按照電氣連接方式來(lái)看屬于無(wú)線鍵合方法。 通常，TAB和FC雖然互連的電學(xué)性能要比WB好，但是都需要額外的設(shè)備。因此,對(duì)于I/O數(shù)目較少的芯片，TAB和FC成本很高，另外，在3D封裝中，由于芯片堆疊,堆疊的芯片不能都倒扣在封裝體上,只能通過(guò)WB與封裝體之間進(jìn)行互連。基于這些原因,到目前為止,WB一直是芯片互連的主流技術(shù),在芯片電學(xué)互連中占據(jù)非常重要的地位。 依據(jù)封裝管腳的排布方式、芯片與PCB板連接方式以及發(fā)展的時(shí)間先后順序，半導(dǎo)體封裝可劃分為PTH封裝(Pin-Through-Hole)和SMT封裝（Surface-Mount-Technology）二大類(lèi)，即通常所稱(chēng)的插孔式（或通孔式）和表面貼裝式。 針腳插裝封裝，顧名思義即在芯片與目標(biāo)板的連接過(guò)程中使用插裝方式，古老而經(jīng)典DIP封裝即屬于該種封裝形式。在早期集成電路中由于芯片集成度不高，芯片工作所需的輸入/輸出管腳數(shù)較少，所以多采用該種封裝形式。DIP封裝有兩種衍生封裝形式，即為：SIP和ZIP，只是為適應(yīng)不同的應(yīng)用領(lǐng)域，對(duì)傳統(tǒng)DIP封裝在封裝殼管腳排布和形狀上略有改進(jìn)。PTH封裝在機(jī)械連接強(qiáng)度上的優(yōu)勢(shì)毋庸質(zhì)疑，但同時(shí)也帶來(lái)一些負(fù)面效應(yīng)。PTH封裝中使用的貫通孔將大量占用PCB板有效布線面積，因此目前主流的PCB板設(shè)計(jì)中多使用表面貼片封裝。表面貼片封裝有很多種類(lèi)，常用的封裝形式有：- 小型塑封晶體管(Small Outline Transistor，SOT)
- 小引出線封裝(Smal lOutline Package，SOP)
- 四方扁平無(wú)引線封裝(Quad Flat No-lead Package，QFN)
- 薄小縮小外形封裝(Thin Small Shrink Outline Package，TSSOP)
- 方型扁平式封裝(Quad Flat Package，QFP)
從SOT到QFN，芯片封裝殼支持的管腳數(shù)越來(lái)越多，芯片封裝殼的管角間距越來(lái)越小。表面貼片封裝方式的優(yōu)點(diǎn)在于芯片封裝的尺寸大大下降，芯片封裝的管腳密度大大提升，與PTH封裝具有相同管腳數(shù)量時(shí)，表面貼片封裝的封裝尺寸將遠(yuǎn)小于PTH封裝。表面貼片封裝只占用PCB板表層布線空間，在使用多層布線工藝時(shí)，封裝占用的有效布線面積大大下降，可以大大提高PCB板布線密度和利用率。封裝伴隨著芯片集成度不斷提高，為使芯片實(shí)現(xiàn)更復(fù)雜的功能，芯片所需的輸入/輸出管腳數(shù)量也進(jìn)一步提升，面對(duì)日趨增長(zhǎng)的管腳數(shù)量和日趨下降的芯片封裝尺寸，微電子封裝提出了一種新的封裝形式BGA封裝。BGA封裝的底部按照矩陣方式制作引腳，引腳的形狀為球形，在封裝殼的正面裝配芯片，有時(shí)也會(huì)將BGA芯片與球形管腳放在基板的同一側(cè)。BGA封裝是大規(guī)模集成電路的一種常用封裝形式。BGA封裝按照封裝殼基板材質(zhì)的不同，可分為三類(lèi)：塑料BGA、陶瓷BGA、載帶BGA。- 提升器件管腳數(shù)量與封裝殼尺寸的比率，減小了基板面積；
- 管腳共面較好，減少管腳共面損害帶來(lái)的焊接不良；
- BGA引腳為焊料值球，不存在引腳變形問(wèn)題；
- BGA封裝引腳較短，輸入/輸出信號(hào)鏈路大大縮短，減少了因管腳長(zhǎng)度引入的電阻/電容/電感效應(yīng)，改善了封裝殼的寄生參數(shù)；
- BGA球柵陣列與PCB板接觸點(diǎn)較多，接觸面積較大，有利于芯片散熱，BGA封裝有利提高封裝的封裝密度。
BGA封裝使用矩陣形式的管腳排列，相對(duì)于傳統(tǒng)的貼片封裝，在相同管腳數(shù)量下，BGA封裝的封裝尺寸可以做的更小，同時(shí)也更節(jié)省PCB板的布線面積。根據(jù)J-STD-012標(biāo)準(zhǔn)的定義，CSP是指封裝尺不超過(guò)裸芯片1.2倍的一種先進(jìn)的封裝形式。一般認(rèn)為CSP技術(shù)是在對(duì)現(xiàn)有的芯片封裝技術(shù)，尤其是對(duì)成熟的BGA封裝技術(shù)做進(jìn)一步技術(shù)提升的過(guò)程中，不斷將各種封裝尺寸進(jìn)一步小型化而產(chǎn)生的一種封裝技術(shù)。CSP技術(shù)可以確保超大規(guī)模集成電路在高性能、高可靠性的前提下，以最低廉的成本實(shí)現(xiàn)封裝的尺寸最接近裸芯片尺寸。與QFP封裝相比，CSP封裝尺寸小于管腳間距為0.5mm的QFP封裝的1/10；與BGA封裝相比，CSP封裝尺寸約為BGA封裝的1/3。當(dāng)封裝尺寸固定時(shí)，若想進(jìn)一步提升管腳數(shù)，則需縮小管腳間距。受制于現(xiàn)有工藝，不同封裝形式存在工藝極限值。如BGA封裝矩陣式值球最高可達(dá)1000個(gè)，但CSP封裝可支持超出2000的管腳。CSP的主要結(jié)構(gòu)有內(nèi)芯芯片、互連層、焊球（或凸點(diǎn)、焊柱）、保護(hù)層等幾大部分，芯片與封裝殼是在互連層實(shí)現(xiàn)機(jī)械連接和電性連接。其中，互連層是通過(guò)載帶自動(dòng)焊接或引線鍵合、倒裝芯片等方法，來(lái)實(shí)現(xiàn)芯片與焊球之間的內(nèi)部連接，是CSP關(guān)鍵組成部分。目前有多種符合CSP定義的封裝結(jié)構(gòu)形式，其特點(diǎn)有：- CSP的芯片面積與封裝面積之比與1：1的理想狀況非常接近，絕對(duì)尺寸為32mm2，相當(dāng)于BGA的三分之一和TSOP的六分之一，即CSP可將內(nèi)存容量提高3～6倍之多。
- 測(cè)試結(jié)果顯示，CSP可使芯片88.4%的工作熱量傳導(dǎo)至PCB，熱阻為35℃/W-1，而TSOP僅能傳導(dǎo)總熱量的71.3%，熱阻為40℃/W-1。
- CSP所采用的中心球形引腳形式能有效地縮短信號(hào)的傳導(dǎo)距離，信號(hào)衰減也隨之減少，芯片的抗干擾、抗噪性能更強(qiáng)，存取時(shí)間比BGA減少15%～20%，完全能適應(yīng)DDRⅡ，DRDRAM等超高頻率內(nèi)存芯片的實(shí)際需要。
- CSP可容易地制造出超過(guò)1000根信號(hào)引腳數(shù)，即使最復(fù)雜的內(nèi)存芯片都能封裝，在引腳數(shù)相同的情況下，CSP的組裝遠(yuǎn)比BGA容易。CSP還可進(jìn)行全面老化、篩選、測(cè)試，且操作、修整方便，能獲得真正的KGD（Known GoodDie已知合格芯片）芯片。
芯片級(jí)封裝的主要類(lèi)型： 顧名思義是采用柔性材料制成芯片載體基片，在塑料薄膜上制作金屬線路，然后將芯片與之連接。柔性基片CSP產(chǎn)品，芯片焊盤(pán)與基片焊盤(pán)間的連接方式可以是倒裝鍵合、TAB鍵合、引線鍵合等多種方式，不同連接方式封裝工藝略有差異。其芯片封裝載體基材為多層線路板制成，基板材質(zhì)可為陶瓷或?qū)訅簶?shù)脂板。技術(shù)是由日本的Fujitsu公司首先研發(fā)成功，使用與傳統(tǒng)封裝相類(lèi)似的引線框架來(lái)完成CSP封裝。引線框架CSP技術(shù)使用的引線框架與傳統(tǒng)封裝引線框架的區(qū)別在于該技術(shù)使用的引線框架尺寸稍小，厚度稍薄。是由日本三菱電機(jī)公司提出的一種CSP封裝形式。芯片管腳通過(guò)金屬導(dǎo)線與外部焊球連接，整個(gè)封裝過(guò)程中不需使用額外引線框架，封裝內(nèi)芯片與焊球連接線很短，信號(hào)品質(zhì)較好。由ChipScale公司開(kāi)發(fā)。其技術(shù)特點(diǎn)在于直接使用晶元制程完成芯片封裝。與其他各類(lèi)CSP相比，晶元級(jí)CSP所有工藝使用相同制程完成，工藝穩(wěn)定?；谏鲜鰞?yōu)點(diǎn)，晶元級(jí)CSP封裝有望成為未來(lái)的CSP封裝的主流方式。堆疊封裝技術(shù)是一種對(duì)兩個(gè)以上芯片（片芯、籽芯）、封裝器件或電路卡進(jìn)行機(jī)械和電氣組裝的方法，在有限的空間內(nèi)成倍提高存儲(chǔ)器容量，或?qū)崿F(xiàn)電子設(shè)計(jì)功能，解決空間、互連受限問(wèn)題。堆疊封裝分為定制堆疊和標(biāo)準(zhǔn)商業(yè)堆疊兩大類(lèi)型：前者是通過(guò)芯片層次工藝高密度化，其設(shè)計(jì)和制造成本相對(duì)較高；后者采用板卡堆疊、柔性電路連接器聯(lián)接、封裝后堆疊、芯片堆疊式封裝等方式，其成本比采用單芯片封裝器件的存儲(chǔ)器模塊高平均15%～20%。應(yīng)該看到，芯片堆疊式封裝的成本效率最高，在一個(gè)封裝體內(nèi)有2～5層芯片堆疊，從而能在封裝面積不變的前提下，有效利用立體空間提高存儲(chǔ)容量，主要用于DRAM、閃存和SRAM。另外，通過(guò)堆疊TSOP可分別節(jié)約50%或77%的板級(jí)面積。芯片堆疊封裝主要強(qiáng)調(diào)用于堆疊的基本“元素”是晶圓切片。多芯片封裝、堆疊芯片尺寸封裝、超薄堆疊芯片尺寸封裝等均屬于芯片堆疊封裝的范疇。芯片堆疊封裝技術(shù)優(yōu)勢(shì)在于采用減薄后的晶圓切片可使封裝的高度更低。堆疊封裝有兩種不同的表現(xiàn)形式，即PoP堆疊(Package on Package，PoP)和PiP堆疊（Package in Package Stacking，PiP）。PoP堆疊使用經(jīng)過(guò)完整測(cè)試且封裝完整的芯片，其制作方式是將完整的單芯片或堆疊芯片堆疊到另外一片完整單芯片或堆疊芯片的上部。其優(yōu)勢(shì)在于參與堆疊的基本“元素”為成品芯片，所以該技術(shù)理論上可將符合堆疊要求的任意芯片進(jìn)行堆疊。PiP堆疊使用經(jīng)過(guò)簡(jiǎn)單測(cè)試的內(nèi)部堆疊模塊和基本組裝封裝作為基本堆疊模塊，但受限于內(nèi)部堆疊模塊和基本組裝封裝的低良率，PiP堆疊成品良率較差。但PiP的優(yōu)勢(shì)也十分明顯，即在堆疊中可使用焊接工藝實(shí)現(xiàn)堆疊連接，成本較為低廉。PoP封裝外形高度高于PiP封裝，但是裝配前各個(gè)器件可以單獨(dú)完整測(cè)試，封裝后的成品良率較好。堆疊封裝技術(shù)中封裝后成品體積最小的應(yīng)屬3D封裝技術(shù)。3D封裝可以在更小，更薄的封裝殼內(nèi)封裝更多的芯片。按照結(jié)構(gòu)，3D封裝可分為芯片堆疊封裝和封裝堆疊封裝。晶圓級(jí)封裝（WLP）就是在封裝過(guò)程中大部分工藝過(guò)程都是對(duì)晶圓（大圓片）進(jìn)行操作，對(duì)晶圓級(jí)封裝（WLP）的需求不僅受到更小封裝尺寸和高度的要求，還必須滿(mǎn)足簡(jiǎn)化供應(yīng)鏈和降低總體成本，并提高整體性能的要求。晶圓級(jí)封裝提供了倒裝芯片這一具有極大優(yōu)勢(shì)的技術(shù)，倒裝芯片中芯片面朝下對(duì)著印刷電路板（PCB），可以實(shí)現(xiàn)最短的電路徑，這也保證了更高的速度，降低成本是晶圓級(jí)封裝的另一個(gè)推動(dòng)力量。器件采用批量封裝，整個(gè)晶圓能夠?qū)崿F(xiàn)一次全部封裝。在給定晶片上封裝器件的成本不會(huì)隨著每片晶片的裸片數(shù)量而改變，因?yàn)樗泄に嚩际怯醚谀９に囘M(jìn)行的加成和減法的步驟。總體來(lái)說(shuō)，WLP技術(shù)有兩種類(lèi)型：“扇入式”（fan-in）和“扇出式”（fan-out）晶圓級(jí)封裝。傳統(tǒng)扇入WLP在晶圓未切割時(shí)就已經(jīng)形成。在裸片上，最終的封裝器件的二維平面尺寸與芯片本身尺寸相同。器件完全封裝后可以實(shí)現(xiàn)器件的單一化分離（singulation）。因此，扇入式WLP是一種獨(dú)特的封裝形式，并具有真正裸片尺寸的顯著特點(diǎn)。具有扇入設(shè)計(jì)的WLP通常用于低輸入/輸出（I/O）數(shù)量（一般小于400）和較小裸片尺寸的工藝當(dāng)中。另一方面，隨著封裝技術(shù)的發(fā)展，逐漸出現(xiàn)了扇出式WLP。扇出WLP初始用于將獨(dú)立的裸片重新組裝或重新配置到晶圓工藝中，并以此為基礎(chǔ)，通過(guò)批量處理、構(gòu)建和金屬化結(jié)構(gòu)，如傳統(tǒng)的扇入式WLP后端處理，以形成最終封裝。扇出式WLP可根據(jù)工藝過(guò)程分為芯片先上（Die First）和芯片后上（Die Last）,芯片先上工藝，簡(jiǎn)單地說(shuō)就是先把芯片放上，再做布線（RDL），芯片后上就是先做布線，測(cè)試合格的單元再把芯片放上去，芯片后上工藝的優(yōu)點(diǎn)就是可以提高合格芯片的利用率以提高成品率，但工藝相對(duì)復(fù)雜。eWLB就是典型的芯片先上的Fan out工藝，長(zhǎng)電科技星科金朋的Fan-out,安靠（Amkor）的葡萄牙工廠均采用的芯片先上的工藝。TSMC的INFO也是芯片先上的Fan-out產(chǎn)品。安靠和ASE也都有自己成熟的芯片后上的Fan-out工藝。在電子設(shè)備的發(fā)展歷史中，WLP封裝技術(shù)的推廣產(chǎn)生了很多全新的產(chǎn)品。例如得益于WLP的使用，摩托羅拉能夠推出其RAZR手機(jī)，該手機(jī)也是其推出時(shí)最薄的手機(jī)。最新型號(hào)的iPhone采用了超過(guò)50顆WLP，智能手機(jī)是WLP發(fā)展的最大推動(dòng)力。隨著金線價(jià)格的上漲，一些公司也正在考慮采用WLP作為低成本替代方案，而不是采用引線鍵合封裝，尤其是針對(duì)更高引腳數(shù)的器件。最近幾年中，WLP也已經(jīng)被廣泛用于圖像傳感器的應(yīng)用中。目前，硅通孔（TSV）技術(shù)已被納入用于封裝圖像傳感器的WLP解決方案。其他更新的封裝技術(shù)也在逐漸發(fā)展，并與現(xiàn)有的WLP技術(shù)進(jìn)行整合，例如三維（3D）集成技術(shù)。新興的2.5D和3D技術(shù)有望擴(kuò)展到倒裝芯片和晶圓級(jí)封裝工藝中。通過(guò)使用硅中介層（Interposers）和硅通孔（TSV）技術(shù)，可以將多個(gè)芯片進(jìn)行垂直堆疊。TSV堆疊技術(shù)實(shí)現(xiàn)了在不增加IC平面尺寸的情況下，融合更多的功能到IC中，允許將更大量的功能封裝到IC中而不必增加其平面尺寸，并且硅中介層用于縮短通過(guò)集成電路中的一些關(guān)鍵電通路來(lái)實(shí)現(xiàn)更快的輸入和輸出。因此，使用先進(jìn)封裝技術(shù)封裝的應(yīng)用處理器和內(nèi)存芯片將比使用舊技術(shù)封裝的芯片小約30%或40%，比使用舊技術(shù)封裝的芯片快2～3倍，并且可以節(jié)省高達(dá)40%或者更多的功率。2.5D和3D技術(shù)的復(fù)雜性以及生產(chǎn)這些芯片的IC制造商（Fab）和外包封裝/測(cè)試廠商的經(jīng)濟(jì)性意味著IDM和代工廠仍需要處理前端工作，而外包封裝/測(cè)試廠商仍然最適合處理后端過(guò)程，比如通過(guò)露出、凸點(diǎn)、堆疊和測(cè)試。外包封裝/測(cè)試廠商的工藝與生產(chǎn)主要依賴(lài)于內(nèi)插件的制造，這是一種對(duì)技術(shù)要求較低的成本敏感型工藝。三維封裝可以更高效地利用硅片，達(dá)到更高的“硅片效率”。硅片效率是指堆疊中的總基板面積與占地面積的比率。因此，與其他2D封裝技術(shù)相比，3D技術(shù)的硅效率超過(guò)了100%。而在延遲方面，需要通過(guò)縮短互連長(zhǎng)度來(lái)減少互連相關(guān)的寄生電容和電感，從而來(lái)減少信號(hào)傳播延遲。而在3D技術(shù)中，電子元件相互靠得很近，所以延遲會(huì)更少。相類(lèi)似，3D技術(shù)在降低噪聲和降低功耗方面的作用在于減少互連長(zhǎng)度，從而減少相關(guān)寄生效應(yīng)，從而轉(zhuǎn)化為性能改進(jìn)，并更大程度的降低成本。此外，采用3D技術(shù)在降低功耗的同時(shí)，可以使3D器件以更高的頻率運(yùn)行，而3D器件的寄生效應(yīng)、尺寸和噪聲的降低可實(shí)現(xiàn)更高的每秒轉(zhuǎn)換速率，從而提高整體系統(tǒng)性能。3D集成技術(shù)作為2010年以來(lái)得到重點(diǎn)關(guān)注和廣泛應(yīng)用的封裝技術(shù)，通過(guò)用3D設(shè)備取代單芯片封裝，可以實(shí)現(xiàn)相當(dāng)大的尺寸和重量降低。這些減少量的大小部分取決于垂直互連密度和可獲取性（accessibility）和熱特性等。據(jù)報(bào)道，與傳統(tǒng)封裝相比，使用3D技術(shù)可以實(shí)現(xiàn)40～50倍的尺寸和重量減少。舉例來(lái)說(shuō)，德州儀器（TI）的3D裸片封裝與離散和平面封裝（MCM）之間的體積和重量相比，可以減少5～6倍的體積，并且在分立封裝技術(shù)上可以減少10～20倍。此外，與MCM技術(shù)相比，重量減少2～13倍，與分立元件相比，重量減少3～19倍。此外，封裝技術(shù)中的一個(gè)主要問(wèn)題是芯片占用面積，即芯片占用的印刷電路板（PCB）的面積。在采用MCM的情況下，芯片占用面積減少20%～90%，這主要是因?yàn)槁闫氖褂谩?/section>系統(tǒng)級(jí)封裝SiP技術(shù) SiP是半導(dǎo)體封裝領(lǐng)域的最高端的一種新型封裝技術(shù)，將一個(gè)或多個(gè)IC芯片及被動(dòng)元件整合在一個(gè)封裝中，綜合了現(xiàn)有的芯核資源和半導(dǎo)體生產(chǎn)工藝的優(yōu)勢(shì)。SiP是為整機(jī)系統(tǒng)小型化的需要，提高半導(dǎo)體功能和密度而發(fā)展起來(lái)的。SIP使用成熟的組裝和互連技術(shù)，把各種集成電路如CMOS電路、GaAs電路、SiGe電路或者光電子器件、MEMS器件以及各類(lèi)無(wú)源元件如電阻、電容、電感等集成到一個(gè)封裝體內(nèi)。自從1960年代以來(lái)，集成電路的封裝形式經(jīng)歷了從雙列直插、四周扁平封裝、焊球陣列封裝和圓片級(jí)封裝、芯片尺寸封裝等階段。而小型化、輕量化、高性能、多功能、高可靠性和低成本的電子產(chǎn)品的總體發(fā)展趨勢(shì)使得單一芯片上的晶體管數(shù)目不再是面臨的主要挑戰(zhàn)，而是要發(fā)展更先進(jìn)的封裝及時(shí)來(lái)滿(mǎn)足產(chǎn)品輕、薄、短、小以及與系統(tǒng)整合的需求，這也使得在獨(dú)立的系統(tǒng)（芯片或者模塊）內(nèi)充分實(shí)現(xiàn)芯片的功能成為需要克服的障礙。這樣的背景是SiP逐漸成為近年來(lái)集成電路研發(fā)機(jī)構(gòu)和半導(dǎo)體廠商的重點(diǎn)研究對(duì)象。SiP作為一種全新的集成方法和封裝技術(shù)，具有一系列獨(dú)特的技術(shù)優(yōu)勢(shì)，滿(mǎn)足了當(dāng)今電子產(chǎn)品更輕、更小和更薄的發(fā)展需求，在微電子領(lǐng)域具有廣闊的應(yīng)用市場(chǎng)和發(fā)展前景。近年來(lái)，隨著消費(fèi)類(lèi)電子產(chǎn)品（尤其是移動(dòng)通信電子產(chǎn)品）的飛速發(fā)展，使得三維高密度系統(tǒng)級(jí)封裝（3DSiP，System in Package/SoP，System on Package）成為了實(shí)現(xiàn)高性能、低功耗、小型化、異質(zhì)工藝集成、低成本的系統(tǒng)集成電子產(chǎn)品的重要技術(shù)方案，國(guó)際半導(dǎo)體技術(shù)路線（ITRS）已經(jīng)明確SiP/SoP將是未來(lái)超越摩爾（More than Moore）定律的主要技術(shù)。SiP從結(jié)構(gòu)方向上可以分為兩類(lèi)基本的形式，一類(lèi)是多塊芯片平面排布的維封裝結(jié)構(gòu)（2D SiP），另一類(lèi)是芯片垂直疊裝的三維封裝/集成結(jié)構(gòu)（3D SiP）。在2DSiP結(jié)構(gòu)中，芯片并排水平貼裝在基板上的，貼裝不受芯片尺寸大小的限制,工藝相對(duì)簡(jiǎn)單和成熟，但其封裝面積相應(yīng)地比較大，封裝效率比較低。3DSiP可實(shí)現(xiàn)較高的封裝效率，能最大限度地發(fā)揮SiP的技術(shù)優(yōu)勢(shì)，是實(shí)現(xiàn)系統(tǒng)集成的最為有效的技術(shù)途徑，實(shí)際上涉及多種先進(jìn)的封裝技術(shù)，包括封裝堆疊（PoP）、芯片堆疊（CoC）、硅通孔（TSV）、埋入式基板（Embedded Substrate）等，也涉及引線鍵合、倒裝芯片、微凸點(diǎn)等其他封裝工藝。3DSiP的基本概念正是將可能實(shí)現(xiàn)的多種功能集成于一個(gè)系統(tǒng)中，包括微處理器、存儲(chǔ)器、模擬電路、電源轉(zhuǎn)化模塊、光電器件等，還可能將散熱通道等部件也集成在封裝中，最大程度的體現(xiàn)SiP的技術(shù)優(yōu)勢(shì)。系統(tǒng)級(jí)封裝技術(shù)可以解決目前我們遇到的很多問(wèn)題，其優(yōu)勢(shì)也是越來(lái)越明顯，如產(chǎn)品設(shè)計(jì)的小型化、功能豐富化、產(chǎn)品可靠性等，產(chǎn)品制造也越來(lái)越極致，尤為重要的是，提高了生產(chǎn)效率，并大幅降低了生產(chǎn)成本。當(dāng)然，難點(diǎn)也是存在的，系統(tǒng)級(jí)封裝的實(shí)現(xiàn)，需要各節(jié)點(diǎn)所有技術(shù)，而不是某一技術(shù)所能實(shí)現(xiàn)的，這對(duì)封裝企業(yè)來(lái)說(shuō)，就需要有足夠的封裝技術(shù)積累及可靠的封裝平臺(tái)支撐，如高密度模組技術(shù)、晶圓級(jí)封裝技術(shù)等。多芯片組件(MCM)屬于系統(tǒng)級(jí)封裝，是電子封裝技術(shù)層面的大突破。MCM是指一個(gè)封裝體中包含通過(guò)基板互連起來(lái)，共同構(gòu)成整個(gè)系統(tǒng)的封裝形式的兩個(gè)或兩個(gè)以上的芯片。并為組件中的所有芯片提供信號(hào)互連、I/O管理、熱控制、機(jī)械支撐和環(huán)境保護(hù)等條件。根據(jù)所用多層布線基板的類(lèi)型不同，MCM可分為疊層多芯片組件(MCM-L)、陶瓷多芯片組件(MCM-C)、淀積多芯片組件(MCM-D)以及混合多芯片組件(MCM–C/D)等。多芯片封裝技術(shù)從某種程度上而言可以減少由芯片功能過(guò)于復(fù)雜帶來(lái)的研發(fā)壓力。由于多芯片方案可以使用完全獨(dú)立的成熟芯片搭建系統(tǒng)，無(wú)論從成本角度還是從技術(shù)角度考慮，單芯片方案的研發(fā)難度遠(yuǎn)大于多芯片方案。現(xiàn)階段產(chǎn)品發(fā)展的趨勢(shì)為小型化便攜式產(chǎn)品，產(chǎn)品外部尺寸的縮小將壓縮芯片可用布線空間，這就迫使封裝技術(shù)改善封裝的尺寸來(lái)適應(yīng)更小型的產(chǎn)品。 從芯片支撐材料來(lái)看封裝技術(shù)分類(lèi) 目前普遍使用的封裝技術(shù)有很多，可分為以下幾類(lèi):芯片的封裝種類(lèi)太過(guò)繁雜，為了方便理解，我們將分類(lèi)方式簡(jiǎn)化，以封裝過(guò)程中使用的承載晶圓或芯片的耗材的不同來(lái)份額里，半導(dǎo)體封裝技術(shù)可以分為引線框封裝、鑲?cè)胧椒庋b、裸芯片封裝/晶圓級(jí)封裝三類(lèi)。 我們把使用傳統(tǒng)封裝殼的封裝技術(shù)和使用封裝基材的封裝技術(shù)歸為一類(lèi)，總體稱(chēng)為封裝中使用封裝殼的封裝技術(shù)。嵌入式芯片（Embedded Component Packaging EPC），封裝與大多數(shù)封裝類(lèi)型并不相同。一般來(lái)說(shuō)，在許多集成電路封裝中，器件位于基板的頂部，基板充當(dāng)器件與封裝板間“橋梁”的角色。裸芯片封（組）裝裝技術(shù)/晶圓級(jí)封裝（WLP）二級(jí)封裝是印刷電路板的封裝和裝配，將一級(jí)封裝的元器件組裝到印刷電路板（PCB）上，包括板上封裝單元和器件的互連，包括阻抗的控制、連線的精細(xì)程度和低介電常數(shù)材料的應(yīng)用。除了特別要求外，這一級(jí)封裝一般不單獨(dú)加封裝體，具體產(chǎn)品如計(jì)算機(jī)的顯卡，PCI數(shù)據(jù)采集卡等都屬于這一級(jí)封裝。如果這一級(jí)封裝能實(shí)現(xiàn)某些完整的功能，需要將其安裝在同一的殼體中，例如Ni公司的USB數(shù)據(jù)采集卡，創(chuàng)新的外置USB聲卡等。 引線框架封裝（LeadframePackages）傳統(tǒng)的IC封裝是采用導(dǎo)線框架作為IC導(dǎo)通線路與支撐IC的載具，它連接引腳于導(dǎo)線框架的兩旁或四周。隨著IC封裝技術(shù)的發(fā)展，引腳數(shù)量的增多(超過(guò)300以上個(gè)引腳)、、線密度的增大、基板層數(shù)的增多，使得傳統(tǒng)的QFP等封裝形式在其發(fā)展上有所限制。我們把使用傳統(tǒng)引線框架和封裝殼的封裝技術(shù)稱(chēng)為引線框架式封裝技，多用于如方形扁平無(wú)引腳封裝（QFN）和方型扁平式封裝（QFP）。使用引線框架和外部封裝殼的芯片封裝制作工藝十分相似?；玖鞒虨椋菏紫仁褂贸溷y環(huán)氧粘結(jié)劑將晶圓切片粘附于引線框架上，然后使用金屬線將晶圓切片的管腳與引線框架上相應(yīng)的管腳連接，再將引線框架與封裝殼組合在一起，最后使用模塑包封或者液態(tài)膠灌封，以保護(hù)晶圓切片、連接線和管腳不受外部因素的影響。半導(dǎo)體封裝引線框架大多采用銅材或鐵鎳合金（A42）兩種材質(zhì)，在封裝中，引線框架主要有如下作用：引線框架在塑封體中主要作用是芯片的功能通過(guò)引線與框架上的外引腳連接，集成電路芯片還常用引線將芯片的地線連接到框架的底座上，所以，要求引線框架有良好的導(dǎo)電性。產(chǎn)品在使用時(shí)，芯片會(huì)產(chǎn)生熱量，特別是大功率產(chǎn)品，工作電流較大，產(chǎn)生的熱量更大。熱量主要通過(guò)引線框架和塑封料向外散熱。如果散熱性能不好，則可能“燒壞”芯片。PN結(jié)一般設(shè)計(jì)溫度為150℃，溫度過(guò)高，可能在工作中造成PN結(jié)熱擊穿。大功率產(chǎn)品的引線框架個(gè)別還設(shè)計(jì)有專(zhuān)門(mén)的散熱片以提高引線框架的散熱能力。在塑料封裝體中，引線框與芯片之間通過(guò)銀膠進(jìn)行物理連接，還與塑封料直接接觸，在產(chǎn)品塑封、回流焊及使用中，受熱時(shí)各種材料均會(huì)膨脹，所以，要求各種材料間要有良好的熱膨脹匹配性。引線框架與芯片通過(guò)銀膠連接，與塑封樹(shù)脂直接接觸。在生產(chǎn)過(guò)程及使用中不可避免的要受熱，各種材料間的熱膨脹雖然盡可能的匹配，但總會(huì)有熱應(yīng)力存在。所以要求引線框架與各材料之間要有良好的結(jié)合強(qiáng)度。引線框架封裝(如SO、QFP、QFN)仍然是I/O小于200的半導(dǎo)體中最常見(jiàn)的。模具通常采用金屬絲連接，封裝也很簡(jiǎn)單，雖然使用倒裝芯片、多模和模/無(wú)源組合的變體也在批量生產(chǎn)中。陶瓷封裝在很大程度上可以被看作是遺留技術(shù)。雖然它們過(guò)去在IC上很常見(jiàn)，但現(xiàn)在幾乎只用于軍事和航空電子等高可靠性應(yīng)用，不愿在封裝技術(shù)上做出改變。嵌入式芯片（Embedded Component Packaging EPC），封裝與大多數(shù)封裝類(lèi)型并不相同。一般來(lái)說(shuō)，在許多集成電路封裝中，器件位于基板的頂部，基板充當(dāng)器件與封裝板間“橋梁”的角色。“嵌入式封裝”一詞有著不同的含義，在嵌入式芯片封裝的世界中，指采用多步驟制造工藝將元器件嵌入到基板中。單芯片、多芯片、MEMS或無(wú)源元器件均可以并排式（side-by-side）方式嵌入到有機(jī)層壓基板（Organic Laminate Substrate）之中。這些元器件均通過(guò)鍍銅的通孔（via）連接起來(lái)。總而言之，通過(guò)嵌入式封裝，就可以釋放系統(tǒng)中的空間。在TDK的工藝中，器件被嵌入四個(gè)極薄的基板疊層中，以微互連和通孔為主要特點(diǎn)，總高度為300μm。封裝尺寸是將有源芯片嵌入基板中的驅(qū)動(dòng)因素。在'x’和'y’軸上，會(huì)顯著地整體收縮。當(dāng)考慮版圖布線更大化時(shí)，這種微型化可讓設(shè)計(jì)多一些靈活性。如今嵌入式有源元器件的市場(chǎng)，主要圍繞著功率模擬器件領(lǐng)域。藍(lán)牙無(wú)線模塊（Bluetooth WiFi modules）的微型化特點(diǎn)，已成為嵌入式芯片封裝的主要應(yīng)用領(lǐng)域。其他應(yīng)用還包括手機(jī)市場(chǎng)的射頻模塊。通常情況下，IC會(huì)被封裝在電路板上，但這樣有時(shí)會(huì)占用系統(tǒng)中寶貴的電路板空間，因此考慮把芯片嵌入到基板中以節(jié)省空間和成本，這就是嵌入式芯片封裝的用武之地，并不會(huì)與晶圓級(jí)封裝中的扇出型封裝相混淆。扇出型封裝中，裸片會(huì)被嵌入到環(huán)氧模壓樹(shù)脂（molded epoxy compound）填充的重新建構(gòu)晶圓（reconstituted wafer）中。嵌入式芯片封裝是不同的。這些元器件被嵌入到多層基板中，IC會(huì)被嵌入基板的核心部位。核心部位是用特殊的樹(shù)脂做的，其他基板層均是標(biāo)準(zhǔn)的PCB材料。裸片通常是并排放置的，如果是標(biāo)準(zhǔn)的4層基板，所有裸片都會(huì)被放置于2層與3層之間，且裸片不會(huì)堆疊。嵌入式封裝的主要優(yōu)點(diǎn)有：促進(jìn)尺寸微型化、互連可靠、性能更高，并改善了對(duì)集成元器件的保護(hù)。ECP還支持模塊化的趨勢(shì)，通過(guò)降低其他封裝技術(shù)的成本來(lái)實(shí)現(xiàn)。隱身的電子器件（嵌入式芯片）可有效防止逆向工程和造假。嵌入式封裝也有缺點(diǎn)。由于它結(jié)合了用于先進(jìn)封裝和印刷電路板（PCB）的技術(shù)，因此面臨一些制造方面的挑戰(zhàn)。此外，生態(tài)系統(tǒng)還相對(duì)不成熟。嵌入式芯片的成本仍然過(guò)高，且有時(shí)良率太低。嵌入式封裝是將多個(gè)芯片集成到單個(gè)封裝體中的幾種方法之一，但并不是唯一選擇。系統(tǒng)級(jí)封裝是最受歡迎的選擇，但由于成本原因，扇出型封裝也有很大的發(fā)展?jié)摿?。正是這些封裝解決方案為市場(chǎng)提供價(jià)格更低、技術(shù)更好的解決方案。基板從材料上可分為有機(jī)基板和無(wú)機(jī)基板兩大類(lèi)；從結(jié)構(gòu)上可分為單層（包括撓性帶基）、雙層、多層、復(fù)合基板等。多層基板包括通用制品（玻璃-環(huán)氧樹(shù)脂）、積層多層基板、陶瓷多層基板、每層都有埋孔的多層基板。 陶瓷基板是基于氧化鋁、氮化鋁和其他材料制成?；谔沾苫宓姆庋b通常用于表面貼裝器件（surface-mount devices）、CMOS圖像傳感器和多芯片模塊（Multi-chip Module）。有機(jī)層壓基板通常用于2.5D/3D、倒裝芯片和系統(tǒng)級(jí)封裝（SiP）中,這類(lèi)封裝的器件位于基板之上。有機(jī)基板的材料通常是FR-4或其他材料。FR-4是一種由環(huán)氧樹(shù)脂組成的玻璃纖維布。這些基板使用類(lèi)似或相同的材料作為PCB。所以在某些圈子里，有機(jī)基板有時(shí)就被稱(chēng)為PCB。有機(jī)基板也是多層技術(shù)，其中至少有兩層有機(jī)層被金屬層隔開(kāi)。金屬層在封裝中充當(dāng)電遷移阻擋層（electromigration shield）。陶瓷封裝在很大程度上可以被看作是遺留技術(shù)。雖然它們過(guò)去在IC上很常見(jiàn)，但現(xiàn)在幾乎只用于高可靠性的應(yīng)用，如軍事和航空電子設(shè)備。由于不愿意在封裝技術(shù)上做出改變。有機(jī)基板封裝(BGA,CSP)使用小型剛性(有時(shí)彎曲)基板，其上的模具是金屬絲粘結(jié)或倒裝芯片。大多數(shù)這樣的封裝使用一組球或地與主機(jī)PCB接口。哪一個(gè)允許這些包容納多達(dá)4000個(gè)外加I/0！覆晶技術(shù)是一種裸芯片組裝技術(shù)，TFT-LCD驅(qū)動(dòng)芯片常用的COF封裝可以認(rèn)為是典型的覆晶案例。在傳統(tǒng)微電子組裝技術(shù)中，芯片一般使用外部封裝殼，芯片通過(guò)線焊方式與封裝殼連接，芯片一般以晶背朝下，管腳朝上的方式放置。將封裝殼與PCB板焊接后，這一放置方式延續(xù)不變，即芯片的晶背靠近PCB板。但是，在覆晶技術(shù)中芯片不需要與外部封裝殼進(jìn)行線焊，轉(zhuǎn)而使用焊接方式將芯片與封裝殼或PCB板相連，所以芯片的晶背朝上，管腳朝向PCB板，因此與傳統(tǒng)方式中芯片的放置方式相反，故被稱(chēng)為覆晶，也稱(chēng)為倒裝。基板芯片連接技術(shù)（Chip on Board，COB）是一種常用的裸芯片組裝形式。在實(shí)際應(yīng)用案例中，COB形式大量出現(xiàn)于芯片早期試驗(yàn)階段及低端產(chǎn)品中。由于某些芯片功能較單一，所需的輸入輸出管腳數(shù)較少，使用COB方式可以節(jié)省封裝成本，最典型的例子應(yīng)屬手機(jī)SIM卡。COB制作時(shí)一般先將晶圓切片粘貼在目標(biāo)板表面，然后采用Wire bonding的方式將晶圓切片的管腳與目標(biāo)板上相應(yīng)的管腳連接。制做完成后將芯片、金屬連接線、目標(biāo)板上的管腳均用液態(tài)膠覆蓋，用以隔離外界污染和保護(hù)線路。由于COB方式直接將晶圓切片組裝在PCB板上，使得采用該種方式的PCB板損壞后不可維修，且COB方式組裝工序較多，使用較為不便?；谏鲜鲈?，裸芯片組裝技術(shù)在應(yīng)用中多以覆晶技術(shù)為主。在塑料封裝體中，引線框與芯片之間通過(guò)銀膠進(jìn)行物理連接，還與塑封料直接接觸，在產(chǎn)品塑封、回流焊及使用中，受熱時(shí)各種材料均會(huì)膨脹，所以，要求各種材料間要有良好的熱膨脹匹配性。晶圓級(jí)封裝是裸芯片封裝的主要技術(shù)之一，主要涉及扇入型（fan-in）和扇出型（fan-out）兩種封裝類(lèi)型。WLP封裝時(shí)裸片還在晶圓上。一般來(lái)說(shuō)，WLP是一種無(wú)基板封裝。WLP利用由布線層（routing layers）或重新布線層（RDL）構(gòu)成的薄膜來(lái)代替基板，該薄膜在封裝中提供電氣連接。RDL不會(huì)直接與電路板連接。相反，WLP會(huì)在封裝體底部使用錫球，從而將RDL連接到電路板。目前伴隨芯片功能的提升，芯片的工作頻率大幅增加。從MHz到GHz，芯片的工作頻率有了質(zhì)的飛躍。芯片對(duì)外圍電路的要求也越嚴(yán)苛。微秒，納秒級(jí)的延遲都會(huì)使數(shù)據(jù)傳輸出現(xiàn)嚴(yán)重錯(cuò)誤。如何消除信號(hào)在外部電路傳輸時(shí)的延遲效應(yīng)是設(shè)計(jì)人員不能回避的問(wèn)題。在傳統(tǒng)封裝中晶圓切片與封裝殼的連接方式會(huì)引入新的負(fù)面因素—Wire bonding金屬線和封裝殼引腳，過(guò)長(zhǎng)的信號(hào)線會(huì)使信號(hào)傳輸時(shí)受寄生RC的影響出現(xiàn)延遲，同時(shí)也易受到干擾。而使用裸芯片技術(shù)減少了芯片傳輸線的長(zhǎng)度，從而使芯片信號(hào)的延遲大大減少。裸芯片技術(shù)在減小封裝體體積的同時(shí)，還將大大提高信號(hào)傳輸品質(zhì)，這也是與其他封裝技術(shù)相比裸芯片封裝技術(shù)的重要優(yōu)勢(shì)。但是，裸芯片技術(shù)由于在封裝中沒(méi)有封裝殼的保護(hù)，芯片晶背暴露在外，存在被損壞的風(fēng)險(xiǎn)。所以裸芯片雖然能在絕大多數(shù)應(yīng)用領(lǐng)域取代傳統(tǒng)封裝形式的芯片，但是絕對(duì)不能百分之百點(diǎn)對(duì)點(diǎn)可代替?，F(xiàn)有的芯片封裝技術(shù)在面對(duì)封裝尺寸進(jìn)一步縮小，封裝成本進(jìn)一步下降的需求時(shí)，有些力不從心。在現(xiàn)有封裝技術(shù)中晶圓切片的實(shí)際尺寸已經(jīng)很小，制約封裝尺寸縮小的因素是封裝方式本身（即便是使用CSP封裝，封裝比為1.14，仍然有14%的空間被浪費(fèi)）。而適時(shí)引入裸芯片技術(shù)則可很好的解決上述問(wèn)題。若將裸芯片組裝于新的封裝基材上，則稱(chēng)為裸芯片封裝，若將裸芯片直接組裝在PCB板上，則稱(chēng)為裸芯片組裝。裸芯片封裝/組裝是指在芯片與目標(biāo)板（封裝基板或PCB板）的連接過(guò)程中，裸芯片為原始的晶圓切片形式，芯片沒(méi)有經(jīng)過(guò)預(yù)先的封裝而直接與目標(biāo)板連接。引入裸芯片封裝，可以減少由封裝殼產(chǎn)生的額外的體積，將標(biāo)準(zhǔn)的半導(dǎo)體封裝芯片直接更換成無(wú)封裝的裸芯片，可使研發(fā)人員直接獲得該芯片理論上的最小尺寸，從而提高PCB板布線空間的利用率。如圖中所示，18M的同步SRAM在使用不同的封裝形式時(shí)，至少可以節(jié)省70%的空間。裸芯片封裝是一個(gè)獨(dú)特的類(lèi)別，包括COB(主板芯片:直接連接到主PCB上的芯片線編解碼器)和COF/COG(Flex或玻璃上的芯片)，后者是將芯片直接翻轉(zhuǎn)到顯示器的玻璃或彎曲電路上。晶圓級(jí)封裝（WLP）就是在封裝過(guò)程中大部分工藝過(guò)程都是對(duì)晶圓（大圓片）進(jìn)行操作，對(duì)晶圓級(jí)封裝（WLP）的需求不僅受到更小封裝尺寸和高度的要求，還必須滿(mǎn)足簡(jiǎn)化供應(yīng)鏈和降低總體成本，并提高整體性能的要求。下一講，帶你了解半導(dǎo)體封裝中價(jià)值量最大的耗材“封裝基板”！
|
