最近看科技新聞，經(jīng)?？吹?0nm、7nm處理器工藝最新報(bào)道，14/16nm才經(jīng)歷了兩代產(chǎn)品的更替，不禁感嘆芯片制程的發(fā)展日新月異。一直以來(lái)的半導(dǎo)體行業(yè)，尤其是處理器的工藝制程和架構(gòu)都是技術(shù)宅所關(guān)心的內(nèi)容，Intenl主席戈登·摩爾曾經(jīng)在1965年提出著名的摩爾定律，指出集成電路中晶體管和電阻器的數(shù)量每年可以翻一番（1975年修正為18個(gè)月），要求晶體管的尺寸不斷減小，Intel公司曾提出在2022年實(shí)現(xiàn)4nm制程的目標(biāo)。半導(dǎo)體制程技術(shù)具體經(jīng)歷那些發(fā)展過(guò)程又出現(xiàn)過(guò)哪些關(guān)鍵技術(shù)突破，小編在此為大家梳理一下，如有紕漏，敬請(qǐng)指正。

芯片制程發(fā)展

圖片來(lái)源：電子工程網(wǎng)

按照時(shí)間劃分，芯片制程可分為前IC時(shí)代(1950年前)、IC時(shí)代(1960年代)、LSI時(shí)代(1970年代)、VLSI時(shí)代(1980年代)、亞微米VLSI時(shí)代(1990年代)、Giga bit時(shí)代(2000年后)，下面具體介紹每個(gè)階段的技術(shù)特征和發(fā)展。

1947年貝爾實(shí)驗(yàn)室發(fā)明了晶體管，是微電子技術(shù)歷史上的第一個(gè)里程碑。結(jié)型晶體管和場(chǎng)效應(yīng)晶體管的誕生催生了集成電路的發(fā)明和發(fā)展，當(dāng)時(shí)半導(dǎo)體基板材料為鍺，加工鍺的各種技術(shù)，都以量產(chǎn)為立足點(diǎn)。制程技術(shù)包括使用爐管的熱處理、去除污染、蝕刻、電鍍等等。在1950年代末急速進(jìn)展，材料從Ge轉(zhuǎn)為Si，相應(yīng)制程技術(shù)也轉(zhuǎn)變?yōu)橐怨铻橹?，進(jìn)入IC時(shí)代。

世界上第一個(gè)晶體管(1948, Bell Lab)

圖片來(lái)源：中國(guó)數(shù)字科技館

IC時(shí)代重要的發(fā)展之一就是引進(jìn)光微影技術(shù)(photolithography)。使用光罩的圖案轉(zhuǎn)寫(xiě)技術(shù)引進(jìn)IC的制造工程。從制程技術(shù)面而言，本時(shí)代誕生了微影制程、平面技術(shù)的開(kāi)發(fā)、表面安定化技術(shù)。此外，1963年F.M.Wanlass和C.T.Sah首次提出CMOS技術(shù)，目前多數(shù)的集成電路芯片都是基于CMOS工藝。

1971年，Intel推出1kb動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM），標(biāo)志進(jìn)入大規(guī)模集成電路時(shí)代（LSI），繼而推出采用MOS工藝的全球第一個(gè)微型處理器4004。緊隨其后的16kb和64kb的動(dòng)態(tài)隨機(jī)處理器相繼誕生，不足0.5平方厘米的硅片集成了14萬(wàn)個(gè)晶體管，半導(dǎo)體制程技術(shù)進(jìn)入飛速發(fā)展階段。這一時(shí)期所開(kāi)發(fā)的制程技術(shù)，最為注目的就是LOCOS(Local Oxidation of Silicon)構(gòu)造。采用選擇性氧化法的隔離構(gòu)造，也是目前廣泛應(yīng)用的技術(shù)。

LOCOS制程流程

圖片來(lái)源：公開(kāi)資料

1980年代，隨著DRAM的量產(chǎn)及高密度化的進(jìn)展，DRAM成為半導(dǎo)體制程技術(shù)的驅(qū)動(dòng)力。本時(shí)期的最小圖案尺寸為1μm，隨著步進(jìn)機(jī)的必要性，制程同時(shí)往干式化進(jìn)展。特別是過(guò)去使用的蝕刻技術(shù)，從濕式制程轉(zhuǎn)為使用電漿的干式制程，干式法可提升圖案轉(zhuǎn)寫(xiě)的精確度，提高再現(xiàn)性。組件技術(shù)方面，從雙極性轉(zhuǎn)移至CMOS，數(shù)字用的IC以及LSI幾乎都是用CMOS構(gòu)造制作而成。1988年16M DRAM問(wèn)世，1平方厘米的硅片上集成3500萬(wàn)個(gè)晶體管，進(jìn)入超大規(guī)模集成電路階段。

表1、干式蝕刻與濕式蝕刻技術(shù)特點(diǎn)

此時(shí)芯片尺寸持續(xù)減小，最小加工尺寸為1μm以下，硬件的進(jìn)步持續(xù)推進(jìn)。相對(duì)于“DRAM的日本”而言，韓國(guó)和中國(guó)臺(tái)灣的半導(dǎo)體產(chǎn)業(yè)也在急速成長(zhǎng)。臺(tái)灣的半導(dǎo)體主要以代工廠(chǎng)方式為主，成功扮演半導(dǎo)體生產(chǎn)基地的角色。制程技術(shù)的主題為制程整合概念的滲透，W插塞(plug)構(gòu)造的流程，是制程整合的典型例子。CMP（化學(xué)機(jī)械拋光）技術(shù)也在本時(shí)期確立為基本制程之一。典型產(chǎn)品為奔騰3代處理器，采用0.25μm工藝，后進(jìn)一步降低至0.18μm。

CMP技術(shù)示意圖

圖片來(lái)源：中翰國(guó)際科技

21世紀(jì)邁入Giga bit的時(shí)代，最小加工尺寸大幅減小，從0.18μm→0.13μm→0.1μm，尺寸的表示也從μm轉(zhuǎn)變?yōu)閚m。尤其是近十年來(lái)，尺寸更是縮減至96,65,45,32nm，因此，引進(jìn)新制程、新材料是不可或缺的工作。新的技術(shù)包括銅配線(xiàn)、low絕緣膜、強(qiáng)誘電體(強(qiáng)介電常數(shù))內(nèi)存相關(guān)材料、高誘電率閘極絕緣膜等，其他周邊制程與設(shè)備的開(kāi)發(fā)也受到?jīng)_擊。

三星在20/22nm上兩款經(jīng)典處理器為Exynos 5430和Exynos 7（7410），也就是分別搭載在三星Galaxy Alpha和三星Note 4上面的兩顆處理器，三星也是從這個(gè)時(shí)候開(kāi)始趕上臺(tái)積電和Intel，不久后和臺(tái)積電、Intel同時(shí)邁進(jìn)14/16nm工藝制程節(jié)點(diǎn)。由于歷史原因，20/22nm并沒(méi)有什么工藝分類(lèi)，很快就被14/16nm取代了，臺(tái)積電采用了16nm，三星和Intel采用了14nm。

值得一提的是，在20/22nm工藝節(jié)點(diǎn)上，Intel引入了3D FinFET這種技術(shù)，三星和臺(tái)積電在14/16nm節(jié)點(diǎn)上也大范圍用上了類(lèi)似的FinFET技術(shù)。FinFET（Fin Field-Effect Transistor），為鰭式場(chǎng)效應(yīng)晶體管，是一種新的互補(bǔ)式金氧半導(dǎo)體（CMOS）晶體管，把芯片內(nèi)部平面的結(jié)構(gòu)變成了3D，降低漏電率同時(shí)又能夠增加晶體管空間利用率。

FinFET模型