（1）概述

I2C(Inter-Integrated Circuit BUS) 集成電路總線，該總線由NXP（原PHILIPS）公司設計，多用于主控制器和從器件間的主從通信，在小數(shù)據(jù)量場合使用，傳輸距離短，任意時刻只能有一個主機等特性。

經(jīng)常ＩＩＣ和ＳＰＩ接口被認為指定是一種硬件設備，但其實這樣的說法是不盡準確的，嚴格的說他們都是人們所定義的軟硬結(jié)合體，分為物理層（四線結(jié)構(gòu)）和協(xié)議層（主機，從機，時鐘極性，時鐘相位）。

ＩＩＣ，ＳＰＩ的區(qū)別不僅在與物理層，ＩＩＣ比ＳＰＩ有著一套更為復雜的協(xié)議層定義。下面來分別說明一下ＩＩＣ的物理層和協(xié)議層。

（２）ＩＩＣ的物理層

a．只要求兩條總線線路，一條是串行數(shù)據(jù)線ＳＤＡ，一條是串行時鐘線ＳＣＬ。（IIC是半雙工，而不是全雙工）。

b.每個連接到總線的器件都可以通過唯一的地址和其它器件通信，主機/從機角色和地址可配置，主機可以作為主機發(fā)送器和主機接收器。

c.IIC是真正的多主機總線，（而這個SPI在每次通信前都需要把主機定死，而IIC可以在通訊過程中，改變主機），如果兩個或更多的主機同時請求總線，可以通過沖突檢測和仲裁防止總線數(shù)據(jù)被破壞。

d.傳輸速率在標準模式下可以達到100kb/s,快速模式下可以達到400kb/s。

e.連接到總線的IC數(shù)量只是受到總線的最大負載電容400pf限制。

一個典型的IIC接口如下圖（1）所示

圖（1）

（3）IIC的協(xié)議層

IIC的協(xié)議層才是掌握IIC的關鍵。現(xiàn)在簡單概括如下：

a.數(shù)據(jù)的有效性

在時鐘的高電平周期內(nèi)，SDA線上的數(shù)據(jù)必須保持穩(wěn)定，數(shù)據(jù)線僅可以在時鐘SCL為低電平時改變。

如圖（2）所示：

      圖（2）

b.起始和結(jié)束條件

起始條件：當SCL為高電平的時候，SDA線上由高到低的跳變被定義為起始條件，結(jié)束條件：當SCL為高電平的時候，SDA線上由低到高的跳變被定義為停止條件，要注意起始和終止信號都是由主機發(fā)出的，連接到I2C總線上的器件，若具有I2C總線的硬件接口，則很容易檢測到起始和終止信號。總線在起始條件之后，視為忙狀態(tài)，在停止條件之后被視為空閑狀態(tài)，對起始條件和結(jié)束條件的描述如下圖（3）所示。

圖（3）

c.應答

每當主機向從機發(fā)送完一個字節(jié)的數(shù)據(jù)，主機總是需要等待從機給出一個應答信號，以確認從機是否成功接收到了數(shù)據(jù)，從機應答主機所需要的時鐘仍是主機提供的，應答出現(xiàn)在每一次主機完成8個數(shù)據(jù)位傳輸后緊跟著的時鐘周期，低電平0表示應答，1表示非應答，如圖（4）所示。

圖（4）

d.數(shù)據(jù)幀格式

注：有陰影部分表示數(shù)據(jù)由主機向從機傳送，無陰影部分則表示數(shù)據(jù)由從機向主機傳送。

    A表示應答(低電平)， A非表示非應答（高電平）。S表示起始信號，P表示終止信號。

[2]主機在第一個字節(jié)后，立即從從機讀數(shù)據(jù):

[3]在傳送過程中，當需要改變傳送方向時，起始信號和從機地址都被重復產(chǎn)生一次，但兩次讀/寫方向位正好反相：

一般情況下，[3]是比較常見的，比如MPU6050模塊，

主機可以采用不帶I2C總線接口的單片機，如80C51、AT89C2051等單片機，利用軟件實現(xiàn)I2C總線的數(shù)據(jù)傳送，即軟件與硬件結(jié)合的信號模擬。即使是含有IIC硬件的單片機（如stm32 103系列）也有一定的缺陷，所以一般也會模擬IIC的時序?，F(xiàn)將具體時間截圖如下：

具體的程序代碼如下：

//產(chǎn)生起始信號
void I2C_Start(void)
{
    I2C_SDA_OUT();//配置一下引腳,引腳設置為輸出

I2C_SDA_H;//把數(shù)據(jù)線拉高
I2C_SCL_H;//把時鐘線拉高
delay_us(5);//延時5微秒,要求大于4.7微秒
I2C_SDA_L; //拉低，產(chǎn)生下降沿
delay_us(6);//這個過程大于4微秒
I2C_SCL_L;//最后一定要把這個時鐘線拉低，因為只有時鐘線拉低的時候才允許數(shù)據(jù)變化。
}