基于鼎易鴻基&萬酷電子的掃描槍產(chǎn)品采用的處理器都是ARM32-bit，所以今天我們來簡單探討下關(guān)于ARM處理器的相關(guān)知識，歡迎各路大神指點交流。

【ARM處理器簡介】

ARM處理器是一種低能耗高性能的32位RISC（精簡指令系統(tǒng)）處理器，它共有31個32位寄存器，而其中16個可以在任何模式下看到；它的指令為簡單的加載和存儲指令（從內(nèi)存加載某個值，執(zhí)行完操作后再將其放回內(nèi)存）。一般來講比等價32位代碼節(jié)省到35%，卻能保留32位系統(tǒng)的所有優(yōu)勢。

【ARM處理器的特點】

1.體積小、低功耗、低成本、高性能

2.之處Thunb（16位）/ARM（32位）雙指令集，能很好的兼容8位/16位器件

3.大量使用寄存器，指令執(zhí)行速度更快

4.大多數(shù)數(shù)據(jù)操作都在寄存器中完成

5.尋址方式靈活簡單，執(zhí)行效率高

6.指令長度固定

【ARM體系結(jié)構(gòu)】

ARM架構(gòu)是構(gòu)建每個ARM處理器的基礎(chǔ)。ARM架構(gòu)支持跨越多個性能點的實現(xiàn)，并已在許多細分市場中成為主導(dǎo)的架構(gòu)。ARM架構(gòu)支持非常廣泛的性能點，因而可以和最新的微架構(gòu)技術(shù)獲得極小的ARM處理器實現(xiàn)和極有效的高級設(shè)計實現(xiàn)。實現(xiàn)規(guī)模、性能和低功耗是ARM架構(gòu)的關(guān)鍵特性。

ARM已經(jīng)開發(fā)了架構(gòu)擴展，從而為JAVA加速（JAZELLE@）、安全性（TruseZone?）、SIMD和高級SIMD（NEON?）技術(shù)提供支持。

因為ARM架構(gòu)與精簡指令集計算（RISC）架構(gòu)類似，所以我們先來說說RISC架構(gòu)。

RISC是一種設(shè)計思想，其目標(biāo)是設(shè)計出一套能夠在高時鐘頻率下單周期執(zhí)行、簡單而有效的指令集。它的設(shè)計重點是在于降低由硬件執(zhí)行的指令的復(fù)雜度，因為軟件比硬件更容易提供更大的靈活性和跟高的智能。因此，RICS設(shè)計對編譯器有更高的要求。

RISC是在CISC指令系統(tǒng)基礎(chǔ)上大戰(zhàn)起來的，因為對CISC機進行測試表明，各種指令的使用頻率相當(dāng)懸殊，最常使用的一些比較簡單的指令，他它們本身只占指令總數(shù)的20%，但在程序中出現(xiàn)的頻度卻占80%，復(fù)雜的指令系統(tǒng)必然增加未處理器的復(fù)雜性，使處理器的研制時間長、成本高，并且復(fù)雜的指令需要復(fù)雜的操作，必然會降低計算機的速度，所以RISC誕生了。

【RISC和CISC之間的主要區(qū)別】

因為ARM架構(gòu)與精簡指令集計算（RISC）架構(gòu)類似，隨意ARM架構(gòu)包含了RISC的特性：

1.讀取/儲存 架構(gòu)

2.不支援地址不對齊內(nèi)存存取(ARMv6內(nèi)核現(xiàn)已支援)

3.正交指令集(任意存取指令可以任意的尋址方式存取數(shù)據(jù)Orthogonal instruction set)

4.大量的16 × 32-bit 暫存器檔案(寄存器陣列register file)

5.固定的32 bits 操作碼寬(opcode)，降低編碼數(shù)量所產(chǎn)生的耗費，減輕解碼和管線化的負擔(dān)。

6.大多均為一個CPU周期執(zhí)行。

為了補強這種簡單的設(shè)計方式，相較于同時期的處理器，還多加了一些特殊設(shè)計：

1.大部分指令可以條件式地執(zhí)行，降低在分支時產(chǎn)生的負重，彌補分支預(yù)測器(branch predictor)的不足。

2.算數(shù)指令只會在要求時更改條件編碼(condition code)

3.32-bit筒型位移器(barrel shifter)可用來執(zhí)行大部分的算數(shù)指令和尋址計算而不會損失效能

4.強大的索引尋址模式(addressing mode)

5.精簡但快速的雙優(yōu)先級中斷子系統(tǒng)，具有可切換的暫存器組

有個附加在ARM設(shè)計中好玩的東西，就是使用一個4-bit 條件編碼 在每個指令前頭，表示每支指令的執(zhí)行是否為有條件式的

【ARM體系結(jié)構(gòu)的命名規(guī)則】

ARM產(chǎn)品通常以ARM[x][y][z][T][D][M][I][E][J][F][-S]形式出現(xiàn)

【ARM體系的變種】

在ARM體系中增加的某些特定功能稱為ARM體系的某種變種（Variant）。

1.Thumb指令集（T變種）

Thumb指令集是將ARM指令集的一個子集重新編碼而形成的的一個指令集。ARM指令長度為32位，Thumb指令長度為16位。與ARM指令集相比，Thumb指令集具有一定的局限性，即完成相同的操作，Thunmb指令通常需要更多的指令。因此在對系統(tǒng)運行時間要求苛刻的應(yīng)用場合，ARM指令集更為合適。

Thumb指令集沒有包含進行異常處理時需要的一些指令，所以在異常中斷的低級處理時，還是需要使用ARM指令。這種限制決定了Thumb指令需要和ARM指令配合使用。

2.長乘法指令（M變種）

M變種增加了兩條用于進行長乘法操作的ARM指令：其中一條指令用于實現(xiàn)32位整數(shù)乘以32位整數(shù)，生成64位整數(shù)的長乘法操作，另一條指令用于實現(xiàn)32位整數(shù)乘以32位整數(shù)，然后再加上32位整數(shù)，生成64位整數(shù)長乘操作。

在需要這種長乘法的應(yīng)用場合，使用M變種比較合適，然而，在有些應(yīng)用場合中，乘法操作的性能并不重要，在系統(tǒng)實現(xiàn)時就不適合增加M變種的功能。

3.增強型DSP指令（E變種）

E變種包含了一些附加的指令，這些指令用于增強處理器對一些典型DSP算法的處理性能，主要包括：幾條新的實現(xiàn)16位數(shù)據(jù)乘法和乘加操作的指令，實現(xiàn)飽和的帶符號數(shù)的加減法操作指令。

所謂飽和的帶符號數(shù)的加減法操作是在加減法操作溢出時，結(jié)果并不進行卷繞，而是使用最大的正數(shù)或最小的負數(shù)來表示。進行數(shù)字數(shù)據(jù)操作的指令，包括雙字數(shù)讀取指令LDRD、雙字寫入指令STRD和協(xié)助處理器的寄存器傳輸指令MCRR/MRRC、Cache預(yù)取指令PLD。

4.JAVA加速器Jazelle（J變種）

ARM的Jazelle技術(shù)將Java的優(yōu)勢和先進的32位RISC芯片完美地結(jié)合在一起。Jazelle技術(shù)提供了Java加速功能，可以得到比普通Java虛擬機高得多的性能。與普通的Java虛擬機相比，Jazelle使Java代碼運行速度提高了3倍，而功耗降低了80%

Jazelle技術(shù)使得程序員可以在一個單獨對的處理器上同時運行Java應(yīng)用程序、已經(jīng)建立好的操作系統(tǒng)、中間件以及其他應(yīng)用程序。與使用協(xié)處理器和雙處理器相比，使用單獨的處理器可以在提供高性能的同時，保證低功耗和低成本。

5.ARM媒體功能擴展（SIMD變種）

ARM媒體功能擴展為嵌入式應(yīng)用系統(tǒng)提供了高性能的音頻/視頻處理技術(shù)。這就要求處理器能夠提供很強的數(shù)字信號處理能力，同時還必須保持低功耗，以延長電池的使用時間。ARMd的SIMD媒體功能擴展為這些應(yīng)用需要提供了解決方案。

SIMD變種的主要特點：可以同時進行兩個16位操作數(shù)或者4個8位操作數(shù)的運算，提供了小數(shù)算數(shù)運算，用戶可以定義飽和運算的模式，兩套16位操作數(shù)的乘加/乘減運算，32位乘以32位的小數(shù)MAC，同時8位/16位選擇操作。

鼎酷IOT部落（dkiot888）是由鼎易鴻基&萬酷電子聯(lián)合出品，專注于為大家提供物聯(lián)網(wǎng)精髓的新媒體平臺。我們關(guān)注物聯(lián)網(wǎng)行業(yè)最新動態(tài)，專注做您的物聯(lián)網(wǎng)口袋知識庫，旨在搭建共同學(xué)習(xí)的知識平臺，讓您學(xué)得方便，聊得暢快；鼎酷IOT部落用心做大家的“良仆”。各項內(nèi)容鼎酷IOT 部落微信公眾號同步。物聯(lián)網(wǎng)行業(yè)頂尖產(chǎn)品咨詢也歡迎留言。