|
在這里，我們將噪聲定義為任何在運(yùn)放輸出端的無(wú)用信號(hào)。噪聲可以是隨機(jī)信號(hào)或重復(fù)信號(hào)，內(nèi)部或外部產(chǎn)生，電壓或電流形式，窄帶或?qū)拵?，高頻或低頻。噪聲通常包括器件的固有噪聲和外部噪聲，固有噪聲包括：熱噪聲、散彈噪聲和低頻噪聲（1/f噪聲）等，在這里我們不予討論。外部的噪聲通常指電源噪聲、空間耦合干擾等，通常通過(guò)合理的設(shè)計(jì)可以避免或減小影響。降低外部噪聲的影響對(duì)發(fā)揮低噪聲運(yùn)放的性能至關(guān)重要。 常見(jiàn)外部噪聲源 
電源紋波 在全波整流的線性穩(wěn)壓供電的電路中，100Hz紋波是主要的電源噪聲，對(duì)于運(yùn)放電路，100Hz噪聲電平通常要求控制在10nV－100nV（RTI）內(nèi)，這取決于三個(gè)因素：運(yùn)放在100Hz時(shí)的電源抑制比（PSRR），穩(wěn)壓器的紋波抑制比及穩(wěn)壓器的輸入濾波電容的大小。圖1是OP77的PSRR－頻率曲線，可以看出，OP77在100Hz時(shí)PSRR大約是76dB，要獲得不大于100nV（RTI）的性能，供電電源的紋波必須小于0.6mV。常用的三端穩(wěn)壓一般能提供大約60dB的紋波抑制能力，在這種情況下，穩(wěn)壓器的輸入濾波電容必須足夠大，以將輸入端的紋波限制在0.6V以下。 
電源去耦 典型的串聯(lián)穩(wěn)壓器供電的電源中包含有幅度為150uV，頻率范圍為100Hz－100KHz的噪聲，開(kāi)關(guān)型電源更嚴(yán)重，運(yùn)放的PSRR在高頻時(shí)以20dB/Decade的速度降低，通過(guò)在電源腳加RC或LC去耦網(wǎng)絡(luò)，能濾除大部分噪聲，電路形式如圖3。在使用RC去耦時(shí)，應(yīng)該注意負(fù)載電流的變化會(huì)導(dǎo)致對(duì)電源腳上電壓的調(diào)制。 
圖3：運(yùn)放供電的RC去耦 電源調(diào)整率 任何電源電壓的變化都會(huì)引起運(yùn)放輸入偏置電流的變化，圖1中OP77的PSRR在DC時(shí)是126dB(0.5uV/V)，電源電壓的變化是一個(gè)潛在的低頻噪聲源。在低噪聲運(yùn)放的應(yīng)用中，降低電源的紋波和提高電源的調(diào)整率都很重要，電源調(diào)整率不足通常會(huì)引起討厭的低頻噪聲。 開(kāi)關(guān)電源 開(kāi)關(guān)電源是一個(gè)很嚴(yán)重的噪聲源，下圖是典型的開(kāi)關(guān)電源輸出端的電壓波形： 
可以看出，噪聲頻譜既包含開(kāi)關(guān)頻率及其諧波成分，還包含開(kāi)關(guān)回路諧振引起的阻尼振蕩的高頻成分，從幾十KHz一直延續(xù)到幾十MHz，而普通的運(yùn)放在幾百Hz以上時(shí)PSRR開(kāi)始急劇下降，到幾百KHz時(shí)幾乎為零，此時(shí)，出現(xiàn)在輸出端的電源噪聲將很嚴(yán)重。 影響途徑和對(duì)策 除了注意對(duì)運(yùn)放PSRR或CMRR參數(shù)的選擇和加強(qiáng)運(yùn)放供電去耦（如采用RC去耦）外，在開(kāi)關(guān)電源供電設(shè)計(jì)中，還應(yīng)注意如下一些方面： 電源中的噪聲可能通過(guò)基準(zhǔn)源或PCB的漏電直接耦合到放大器的輸入端。要注意對(duì)電壓基準(zhǔn)源輸出的濾波，對(duì)于PCB漏電，可在信號(hào)輸入引線與電源走線間加地線防護(hù)。 噪聲可能通過(guò)PCB走線之間的分布電容直接耦合到放大器輸入端，造成干擾。在PCB布線時(shí)，要注意電源線與弱信號(hào)線不要貼近平行走線，線凈距大于線寬的3倍（3W原則），并在電源線或數(shù)字信號(hào)線與模擬小信號(hào)線之間加地線隔離。 接地處理不當(dāng)，噪聲通過(guò)公共阻抗影響敏感電路部分。為了防止公共阻抗將電源噪聲引入信號(hào)回路，要注意如下幾點(diǎn)：接地上避免帶噪聲的大電流流過(guò)前級(jí)小信號(hào)地；單點(diǎn)接地，電源、模擬、數(shù)字電路分開(kāi)接地；布板使用地平面層，最小化地線阻抗；開(kāi)關(guān)電源輸出從最后一個(gè)濾波電容的地端引出電源地，避免從濾波電感前的電容的地端引出。 
圖5：共模阻抗噪聲耦合示意圖 開(kāi)關(guān)管漏極開(kāi)關(guān)電壓驅(qū)動(dòng)的位移電流，通過(guò)初次級(jí)分布電容，次級(jí)電路，次級(jí)對(duì)大地與雜散電容，大地與初級(jí)地之間的雜散電容形成環(huán)路，次級(jí)模擬電路中流過(guò)的共模電流流過(guò)不平衡的阻抗轉(zhuǎn)換成差模，對(duì)放大電路造成干擾（如圖6）。共模方式引入的干擾一般為開(kāi)關(guān)噪聲中的高頻分量（數(shù)MHz以上）。措施主要有如下三點(diǎn)：提供一條從開(kāi)關(guān)電源次級(jí)地返回初級(jí)地的低阻抗噪聲旁路通道，通常使用1000p~2200p的安規(guī)電容；使用共模扼流圈加強(qiáng)開(kāi)關(guān)電源的輸出的共模濾波；使用隔離技術(shù)，最小化回路中的共模電流。  通過(guò)空間磁場(chǎng)耦合到具有一定環(huán)路面積的信號(hào)回路或地線環(huán)中，造成對(duì)信號(hào)的影響。另外來(lái)自開(kāi)關(guān)電源或市電網(wǎng)絡(luò)的高頻干擾可能通過(guò)空間雜散電容直接耦合到信號(hào)回路。設(shè)計(jì)中的考慮包括：合理的布局、調(diào)整電感線圈或變壓器放置方向、優(yōu)化布線，減小關(guān)鍵信號(hào)的回路面積，避免形成地環(huán)路可以減小干擾；雙面或單面板布線，注意信號(hào)線和地線，電源線與地線一定要貼近平行走線；使用1000p電容射頻多點(diǎn)接地，可以兼顧EMC和低頻信噪比的需求；對(duì)敏感電路加屏蔽，注意屏蔽層連接到被保護(hù)信號(hào)的參考地；走線設(shè)計(jì)上注意電源線不要和信號(hào)線捆扎在一起。
小結(jié)
在運(yùn)放電路設(shè)計(jì)中降低電源噪聲的主要措施包括：
通過(guò)去耦、濾波等措施降低電源輸出的紋波和噪聲成分。
改善設(shè)計(jì)，提高電源電壓調(diào)整率。
合理電路結(jié)構(gòu)、考究的PCB布線、合理的走線工藝。
選擇在敏感噪聲頻段的PSRR或CMRR較高的器件。 小結(jié)
在運(yùn)放電路設(shè)計(jì)中降低電源噪聲的主要措施包括： 通過(guò)去耦、濾波等措施降低電源輸出的紋波和噪聲成分。 改善設(shè)計(jì)，提高電源電壓調(diào)整率。 合理電路結(jié)構(gòu)、考究的PCB布線、合理的走線工藝。 選擇在敏感噪聲頻段的PSRR或CMRR較高的器件。 |
|
|
